基于AS5643協(xié)議遠(yuǎn)程節(jié)點(diǎn)仿真卡的設(shè)計(jì)與驗(yàn)證.pdf

1、近年來隨著航空電子系統(tǒng)的飛速發(fā)展,對(duì)數(shù)據(jù)傳輸帶寬,確定性,實(shí)時(shí)性等性能的要求也越來越高?；谝陨纤霰疚奶岢隽嘶赟AE AS5643協(xié)議,具有支持等時(shí)與異步傳輸、高速、低延遲、實(shí)時(shí)性等特性的遠(yuǎn)程節(jié)點(diǎn)仿真卡。
　　本文基于SAE AS5643協(xié)議,完成了遠(yuǎn)程節(jié)點(diǎn)仿真卡基于物理層、鏈路層、事務(wù)層的系統(tǒng)架構(gòu)設(shè)計(jì);針對(duì)該架構(gòu)利用Verilog HDL硬件描述語言實(shí)現(xiàn)了遠(yuǎn)程節(jié)點(diǎn)仿真卡事務(wù)層的 FPGA邏輯結(jié)構(gòu)設(shè)計(jì),該結(jié)構(gòu)包括 PCI接口模

2、塊、數(shù)據(jù)DPRAM模塊、配置 DPRAM模塊、AS5643協(xié)議處理模塊;在此基礎(chǔ)上,利用Verilog HDL硬件描述語言搭建了虛擬仿真平臺(tái)、基于該仿真平臺(tái)提出了驗(yàn)證流程,并利用Questasim6.3d仿真工具對(duì)遠(yuǎn)程節(jié)點(diǎn)仿真卡進(jìn)行了功能仿真,結(jié)果表明該結(jié)構(gòu)能夠正確實(shí)現(xiàn)協(xié)議規(guī)定的功能;最后,基于FPGA資源利用率對(duì)遠(yuǎn)程節(jié)點(diǎn)仿真卡進(jìn)行了Xilinx的ISE綜合,分析時(shí)序報(bào)告,結(jié)果表明FPGA資源的使用率集中在20％~70%、各關(guān)鍵信號(hào)的建