寬帶雷達(dá)信道化和波束形成的FPGA實(shí)現(xiàn).pdf

1、寬帶雷達(dá)具有較大信號(hào)帶寬，在測(cè)距精度、抗干擾和雜波中目標(biāo)檢測(cè)等方面有巨大的優(yōu)勢(shì)，受到了各國的廣泛關(guān)注。超大規(guī)模集成電路（VLSI）的使用，減小了雷達(dá)系統(tǒng)的體積，有效的提高了雷達(dá)信號(hào)處理的性能。針對(duì)寬帶雷達(dá)高速大容量數(shù)據(jù)傳輸以及高性能實(shí)時(shí)信號(hào)處理的需求，本文對(duì)基于 FPGA的信道化接收機(jī)和寬帶波束形成器的工程應(yīng)用進(jìn)行了研究，所取得的主要研究成果為：
　　1.對(duì)數(shù)字下變頻和信道化的FPGA模塊化設(shè)計(jì)進(jìn)行了研究。分析比較數(shù)字下變頻和信道

2、化不同實(shí)現(xiàn)結(jié)構(gòu)，設(shè)計(jì)數(shù)字下變頻和信道化的 FPGA程序模塊。采用面積和速度互換的原則，提高FPGA工作的穩(wěn)定性，節(jié)省資源。
　　2.對(duì)多路高速數(shù)據(jù)傳輸進(jìn)行了研究。給出一種多路高速數(shù)據(jù)同步傳輸方式，具有鏈路少和設(shè)計(jì)復(fù)雜度低的特點(diǎn)。針對(duì)同步傳輸中的時(shí)延問題，設(shè)計(jì)了一種同步時(shí)延測(cè)量系統(tǒng)，采用輸入輸出延時(shí)單元保證了延時(shí)測(cè)量的精度，通過與混合模式時(shí)鐘管理器結(jié)合，使其具有寬量程的特點(diǎn)。
　　3.對(duì)寬帶波束形成算法進(jìn)行研究。給出一種基于任

3、意時(shí)延濾波器的寬帶波束形成算法。利用 Matlab的 CVX工具箱設(shè)計(jì)一種任意時(shí)延的濾波器，使濾波器響應(yīng)在平坦度和通帶帶寬具有較好的性能。仿真分析表明，使用任意延時(shí)濾波器能夠精確補(bǔ)償各個(gè)通道陣元的信號(hào)延時(shí)。
　　4.對(duì)寬帶波束形成器硬件平臺(tái)進(jìn)行研究。針對(duì)寬帶波束形成海量數(shù)據(jù)傳輸和計(jì)算量大的需求，給出一種集成5片F(xiàn)PGA的高速多通道波束形成器硬件平臺(tái)，采用高速串行接口和FPGA并行計(jì)算的設(shè)計(jì)思路，具有數(shù)據(jù)通信速率高、運(yùn)算能力強(qiáng)和易于

4、集成的優(yōu)點(diǎn)。設(shè)計(jì)在該平臺(tái)上實(shí)現(xiàn)時(shí)域?qū)拵Рㄊ纬傻腇PGA程序模塊，測(cè)試結(jié)果表明，該平臺(tái)作為寬帶數(shù)字多波束形成工程應(yīng)用的初步探索，具有良好的性能。
　　5.對(duì)光纖高速數(shù)據(jù)通信進(jìn)行研究。介紹基于FPGA光纖通信的硬件設(shè)計(jì)方案，針對(duì)光纖傳輸實(shí)時(shí)性的需求，設(shè)計(jì)一種靈活高效的自定義傳輸協(xié)議，并測(cè)試驗(yàn)證其性能。分析JESD204B協(xié)議的傳輸過程，利用JESD204B IP核實(shí)現(xiàn)高速數(shù)據(jù)傳輸。介紹Xilinx集成式比特誤碼率測(cè)試儀，滿足高速接口

5、測(cè)試的需求。
　　6.對(duì)AXI4協(xié)議進(jìn)行研究。針對(duì)FPGA內(nèi)模塊間高效通信的需求，介紹AXI4協(xié)議的原理和工作模式。分析 AXI4協(xié)議在 FPGA中的具體應(yīng)用，分別利用AXI4-Lite和AXI4-Stream接口實(shí)現(xiàn)IP核間的數(shù)據(jù)通信。
　　7.對(duì)FPGA的仿真和測(cè)試方法進(jìn)行研究。設(shè)計(jì)一種仿真平臺(tái)，利用Verilog系統(tǒng)任務(wù)函數(shù)導(dǎo)入Matlab產(chǎn)生的激勵(lì)數(shù)據(jù)并將測(cè)試結(jié)果導(dǎo)出，提高仿真效率。針對(duì)FPGA加電后的測(cè)試需求，介紹