RapidIO交換機(jī)總線(xiàn)功能模型的設(shè)計(jì)與驗(yàn)證.pdf

1、隨著集成電路設(shè)計(jì)規(guī)模的不斷增大和設(shè)計(jì)復(fù)雜度的增加，設(shè)計(jì)出的產(chǎn)品的功能也越來(lái)越多樣化。這在方便用戶(hù)的同時(shí)，對(duì)集成電路產(chǎn)品的設(shè)計(jì)者和制造者來(lái)說(shuō)，卻帶來(lái)了新的挑戰(zhàn)。為了滿(mǎn)足以更低的設(shè)計(jì)成本和更短的開(kāi)發(fā)周期生產(chǎn)出高性能產(chǎn)品，必須要以設(shè)計(jì)的正確性和可靠性為前提。
　　研究結(jié)果表明，一半以上的芯片經(jīng)過(guò)多次返工生產(chǎn)，而返工的主要原因是功能上的錯(cuò)誤，因此功能驗(yàn)證的重要性自然不言而喻。問(wèn)題的解決不但要在技術(shù)上取得突破，還要依賴(lài)于對(duì)整個(gè)功能驗(yàn)證領(lǐng)域內(nèi)

2、的所有資源的有效組織和運(yùn)用，找到正確、合適、高效的驗(yàn)證方法。
　　傳統(tǒng)的功能驗(yàn)證方法只適合規(guī)模較小的集成電路研發(fā)。隨著芯片規(guī)模越來(lái)越大，芯片功能越來(lái)越復(fù)雜，傳統(tǒng)的功能驗(yàn)證方法無(wú)法滿(mǎn)足驗(yàn)證需求?？偩€(xiàn)功能模型對(duì)底層的信號(hào)進(jìn)行抽象和封裝，使測(cè)試環(huán)境具有層次化的結(jié)構(gòu)特點(diǎn)。這種層次化的結(jié)構(gòu)特點(diǎn)使得各層次的驗(yàn)證模塊可以同時(shí)進(jìn)行開(kāi)發(fā)，進(jìn)而提高驗(yàn)證效率。同時(shí)，在驗(yàn)證同類(lèi)設(shè)計(jì)時(shí)，可以再次使用相同的總線(xiàn)功能模型，因此可實(shí)現(xiàn)總線(xiàn)功能模型的復(fù)用性。

3、>　　近幾十年來(lái)，處理器的主頻和性能不斷提升，處理器總線(xiàn)的傳送能力成為技術(shù)發(fā)展的瓶頸。RapidIO作為一種新興的互連技術(shù)，具備了延遲低、帶寬高、高可靠性的特點(diǎn)，廣泛應(yīng)用于嵌入式系統(tǒng)中。本課題主要研究的就是實(shí)習(xí)期間參與的一款基于 RapidIO協(xié)議的交換機(jī)芯片的總線(xiàn)功能模型的設(shè)計(jì)與芯片內(nèi)部交換模塊的功能驗(yàn)證。本文的主要工作如下：
　　首先，研究介紹了當(dāng)前比較常用的一些驗(yàn)證方法，并分析他們各自的優(yōu)缺點(diǎn)，根據(jù)待驗(yàn)證芯片的實(shí)際情況以及項(xiàng)

4、目進(jìn)度要求提出可行的驗(yàn)證方案，綜合考慮相關(guān)資源配置，選擇了合適的方法來(lái)完成自己的驗(yàn)證工作，這就是基于仿真的功能驗(yàn)證方法。
　　然后，根據(jù)待測(cè)設(shè)計(jì)的功能驗(yàn)證點(diǎn)，制定詳細(xì)完整的驗(yàn)證方案，設(shè)計(jì)滿(mǎn)足協(xié)議規(guī)范同時(shí)符合功能要求的總線(xiàn)功能模型作為驗(yàn)證平臺(tái)，并對(duì)總線(xiàn)功能模型進(jìn)行基本的發(fā)包驗(yàn)證，證明其功能的正確性。
　　最后，通過(guò)總線(xiàn)功能模型配置交換機(jī)內(nèi)部寄存器，施加測(cè)試激勵(lì)，驗(yàn)證芯片核心內(nèi)部交換模塊的典型功能，觀察數(shù)據(jù)包的輸出結(jié)果，驗(yàn)證功能