直接序列擴(kuò)頻信號(hào)窄帶干擾抑制技術(shù)研究與實(shí)現(xiàn).pdf

1、憑借自身的抗干擾特性,直接序列擴(kuò)頻系統(tǒng)在現(xiàn)代通信中得到了廣泛的應(yīng)用。然而由于受到可用帶寬、實(shí)現(xiàn)復(fù)雜度等條件限制,直擴(kuò)系統(tǒng)的抗干擾能力終究有限。一旦干擾信號(hào)的功率超過(guò)了直擴(kuò)系統(tǒng)的干擾門(mén)限,直擴(kuò)系統(tǒng)的性能將惡化,甚至不能正常工作。
　　論文研究了直擴(kuò)信號(hào)的窄帶干擾抑制技術(shù),設(shè)計(jì)了三通道直擴(kuò)信號(hào)的窄帶干擾抑制方案,完成了干擾抑制軟件的FPGA實(shí)現(xiàn),并針對(duì)各項(xiàng)功能和指標(biāo),進(jìn)行了詳細(xì)的測(cè)試。全文主要工作如下:
　　首先,設(shè)計(jì)了基于碼輔

2、助技術(shù)的三通道直擴(kuò)信號(hào)窄帶干擾抑制方案:
　　(1)利用仿真驗(yàn)證了碼輔助算法里分組長(zhǎng)度M和干擾抑制性能的關(guān)系,確定了滿足工程實(shí)現(xiàn)需求的分組長(zhǎng)度M12;
　　(2)引入了延時(shí)分路,只增加很少的資源消耗,使得改進(jìn)方案的干擾抑制性能比傳統(tǒng)碼輔助技術(shù)提高約0.6dB/Hz;
　　(3)利用部分更新 RLS算法,設(shè)計(jì)了三通道復(fù)用自相關(guān)矩陣更新模塊的架構(gòu)。與各通道獨(dú)占自相關(guān)矩陣更新模塊的架構(gòu)相比,新架構(gòu)降低資源消耗約60％,且干擾

3、抑制性能無(wú)明顯差異。
　　其次,給出了三通道直擴(kuò)信號(hào)窄帶干擾抑制方案在 FPGA上的詳細(xì)設(shè)計(jì)。自頂向下設(shè)計(jì)了干擾抑制方案在 FPGA上的實(shí)現(xiàn)細(xì)則,包括軟件總體架構(gòu),子模塊劃分,接口定義和約束,以及主要模塊的處理流程。
　　最后,完成了三通道直擴(kuò)信號(hào)窄帶干擾抑制軟件的性能測(cè)試。結(jié)果表明,干擾抑制軟件實(shí)現(xiàn)了射頻衰減控制和輸出功率控制的功能;而且,在信號(hào)載噪比最低(56.5dB/Hz),干信比最強(qiáng)(單音34dB,窄帶27dB)的情