短距離無線通信中可編程調(diào)制解調(diào)基帶收發(fā)機(jī)的電路設(shè)計(jì).pdf

1、無線通信的迅猛發(fā)展對集成電路的設(shè)計(jì)和制造技術(shù)提出了更高的要求，同時短距離無線通信貼近人們的生活，構(gòu)建一個靈活多變的短距離無線通信基帶系統(tǒng)具有重要的現(xiàn)實(shí)意義。
　　論文基于短距離無線通信的應(yīng)用場景，提出并設(shè)計(jì)了一種調(diào)制解調(diào)模式可編程改變的數(shù)字基帶收發(fā)電路。論文分析了短距離無線通信的發(fā)展背景及現(xiàn)狀，根據(jù)軟件無線電的思想，確定了論文設(shè)計(jì)的基帶電路實(shí)現(xiàn)方案包括的調(diào)制解調(diào)模式有:頻移鍵控/高斯頻移鍵控(FSK/GFSK)、最小頻移鍵控(MS

2、K)、二進(jìn)制差分相移鍵控(2DPSK)和正交差分相移鍵控(QDPSK)，同時電路實(shí)現(xiàn)的傳輸碼率在1.2kbps～307.2kbps間可編程改變。在此基礎(chǔ)上，本文給出了可兼容上述幾種調(diào)制解調(diào)模式的基帶電路的具體架構(gòu)，并對其關(guān)鍵電路完成優(yōu)化設(shè)計(jì)及算法仿真。其中關(guān)鍵電路包括數(shù)據(jù)處理電路，直接數(shù)字頻率合成電路，數(shù)字下變頻電路，差分解調(diào)電路以及同步電路。電路的算法仿真結(jié)果表明，論文給出的改進(jìn)同步電路在接收誤碼率為10-3時對信噪比的要求降低了0.

3、4dB。根據(jù)系統(tǒng)算法的優(yōu)化設(shè)計(jì)和電路的整體架構(gòu)，同時綜合考慮電路的實(shí)現(xiàn)復(fù)雜度和系統(tǒng)性能，完成了可編程調(diào)制解調(diào)數(shù)字基帶收發(fā)電路的RTL設(shè)計(jì)與仿真。論文對RTL電路綜合仿真結(jié)果表明，系統(tǒng)在不明顯增加消耗電路資源的情況下，可實(shí)現(xiàn)多種調(diào)制解調(diào)模式的可編程改變。
　　論文通過搭建基帶收發(fā)電路的FPGA驗(yàn)證平臺，完成了對系統(tǒng)功能和時序的FPGA驗(yàn)證及系統(tǒng)性能的FPGA測試。驗(yàn)證結(jié)果表明，在測試的碼率下對所有的調(diào)制解調(diào)模式均可以實(shí)現(xiàn)數(shù)據(jù)的正常發(fā)