基于FPGA進位鏈的高精度測時儀研制.pdf

1、在戰(zhàn)斗部破片速度測試及引信速度裝定中，時間間隔測量的準確性對速度測試和引信裝定的結果有很大的影響，測試和裝定結果的準確可靠依賴于高精度的測時設備。本文在對當前測時方法的研究和測時儀現(xiàn)狀調研的基礎上，提出了采用快速進位鏈提高測時精度的方法，并針對目前時間校準存在的問題提出了一種基于碼密度法的延時時間校準方法。通過在所選用的大容量FPGA上設計的捕捉模塊，粗測時模塊、細測時模塊、編碼器模塊等功能模塊，實現(xiàn)了基于FPGA進位鏈的測試方法和校準

2、方法。
　　為了提高測時儀的測時效率，經(jīng)過詳細分析脈沖計數(shù)法和進位鏈延時線測時的特點和精度，采用了粗測時和細測時相結合的測時方法，粗測時部分使用脈沖計數(shù)法，細測時部分使用在FPGA內構建的進位鏈延時線測時。深入研究了延時線校準和解決大延時問題的解決方法，結合測時儀的計數(shù)指標，將這兩種方法融入了總體方案的設計中。為了高速可靠地完成對測時儀的數(shù)據(jù)處理和控制，同時充分地利用片內資源，在FPGA內定制了NiosⅡ處理器，并針對NiosⅡ處