高抽象層次化的OVM驗證平臺設(shè)計.pdf

1、隨著集成電路工藝和技術(shù)的飛速發(fā)展，設(shè)計規(guī)模和功能復雜度進一步增大，對原本就非常復雜的驗證工作提出了更大的挑戰(zhàn)。盡管傳統(tǒng)的驗證方法也在不斷的更新，但驗證工作仍在整個設(shè)計流程中占據(jù)了超過80％甚至更多的工作量，已然成為了整個專用集成芯片設(shè)計的一大瓶頸。為了有效縮短驗證時間、提高驗證覆蓋率以及加快產(chǎn)品上市速度等，急需先進的功能驗證方法來提高傳統(tǒng)驗證工作的效率。由于OVM驗證方法學結(jié)合了覆蓋率驅(qū)動驗證、斷言驗證、事務(wù)級驗證、約束隨機激勵生成以及

2、直接測試等驗證方法的優(yōu)點，基于System Verilog語言可以完成高效、高復用性以及高擴展性的驗證平臺，為提高驗證效率提供了可能，也是本文選用該驗證方法學的重要因素。
　　本文介紹了OVM驗證方法學的基本體系，結(jié)合OVM的典型結(jié)構(gòu)與強大機制完成了基帶芯片中重要模塊追蹤調(diào)試系統(tǒng)的驗證平臺搭建。由于驗證工作對驗證人員的經(jīng)驗和技術(shù)來講都有著非常高的要求，在驗證的初期驗證環(huán)境的框架以及驗證環(huán)境的抽象級對后期的驗證工作起到了至關(guān)重要的作

3、用，一個合適的驗證抽象層次會減少很多設(shè)計底層的邏輯關(guān)系，過低的驗證抽象級不僅在檢測時會增多很大的工作量，同時這樣的驗證環(huán)境會跟底層設(shè)計產(chǎn)生過多的依賴關(guān)系，使得驗證和設(shè)計無法真正剝離，無法真正有效的提高驗證效率。本驗證環(huán)境為了實現(xiàn)對好幾個相似模塊的平臺復用，在對各個組件的設(shè)計進行詳細介紹的同時著重突出了該驗證環(huán)境中的配置和層的核心技術(shù)，正是這兩點的成功設(shè)計才使得高抽象層次化的驗證平臺成為可能。同時本文突出VIP驗證的優(yōu)勢，集成成熟的驗證模