基于AltiVec技術(shù)的浮點(diǎn)類指令的硬件設(shè)計(jì)與實(shí)現(xiàn).pdf

1、為提高嵌入式設(shè)備對(duì)多媒體應(yīng)用的處理能力，多家處理器廠商都在其主處理器上增加SIMD協(xié)處理器指令子集。AltiVec就是PowerPC處理器的SIMD協(xié)處理器指令子集，用于提升PowerPC處理器的數(shù)據(jù)級(jí)并行處理能力。相比較于傳統(tǒng)的PC設(shè)備，嵌入式設(shè)備對(duì)面積和功耗的需求更為苛刻，如何在速度、面積、功耗這三者進(jìn)行折中就成為AltiVec的設(shè)計(jì)重點(diǎn)所在。向量浮點(diǎn)功能單元是AltiVec指令中重要的指令子集，其性能、面積和功耗直接決定了整個(gè)Al

2、tiVec的設(shè)計(jì)優(yōu)劣。
　　本文提出了一個(gè)可流水、四周期的向量浮點(diǎn)功能單元，該浮點(diǎn)功能單元以MAF為核心數(shù)據(jù)通路，整個(gè)MAF分為四個(gè)執(zhí)行階段：乘法階段、加法階段、規(guī)格化階段和舍入階段。其他大部分的指令會(huì)復(fù)用該MAF數(shù)據(jù)通路，保證性能的前提下盡可能的減少了面積開銷。在面積和功耗方面，采取了兩級(jí)面積復(fù)用策略來減少整個(gè)向量浮點(diǎn)功能單元的面積。通過兩級(jí)面積復(fù)用策略，在保證向量浮點(diǎn)功能單元可流水的前提下，最大程度的減少了面積開銷，功耗也隨之

3、降低。在功能單元的驗(yàn)證上，采用SystemVerilog驗(yàn)證平臺(tái)對(duì)功能單元進(jìn)行驗(yàn)證，確保每條指令的功能準(zhǔn)確無誤。
　　最后，采用DesignCompiler，基于SMIC0.13um工藝對(duì)功能單元進(jìn)行綜合，相比于未進(jìn)行兩級(jí)面積復(fù)用策略的方法相比，在速度相差不到3％的情況下，面積節(jié)省了24%。
　　在頂層通路的設(shè)計(jì)中，AltiVec通過APU接口接收來自PowerPC主核的指令，譯碼時(shí)產(chǎn)生功能單元的片選信號(hào)，同時(shí)在譯碼時(shí)進(jìn)行指