連續(xù)波無(wú)線電高度表測(cè)試儀的硬件設(shè)計(jì).pdf

1、在航空飛行領(lǐng)域中，連續(xù)波無(wú)線電高度表作為一種測(cè)高設(shè)備，在飛行裝置的自動(dòng)著陸等運(yùn)用場(chǎng)合中起到至關(guān)重要的作用。因此，在連續(xù)波無(wú)線電高度表的生產(chǎn)和使用過(guò)程中，非常有必要對(duì)其性能和指標(biāo)的進(jìn)行測(cè)試。本文完成了該測(cè)試儀的中頻模塊的設(shè)計(jì)，其主要功能是接收、測(cè)量中頻調(diào)制信號(hào)，并產(chǎn)生與原基帶信號(hào)波形特征一致的延遲回波信號(hào)，送回射頻板，通過(guò)對(duì)比模擬高度和測(cè)量高度是否相同來(lái)檢測(cè)高度表的測(cè)高性能。
　　本文在了解了連續(xù)波無(wú)線電高度表的應(yīng)用背景和工作原理的

2、前提下，提出了數(shù)字延遲的處理方式來(lái)檢測(cè)被測(cè)設(shè)備的測(cè)高準(zhǔn)確度。在本設(shè)計(jì)中，硬件電路采用FPGA為主控單元，配合比較器、AD、DDS等芯片，實(shí)現(xiàn)信號(hào)的接收、參數(shù)測(cè)量并輸出延遲后的模擬信號(hào)。FPGA芯片主要用于測(cè)量被測(cè)信號(hào)的參數(shù)并產(chǎn)生數(shù)字回波信號(hào)，DDS芯片主要用于產(chǎn)生50MHz~250MHz線性變化的模擬中頻調(diào)制信號(hào)。
　　本文還詳細(xì)闡述了中頻電路板上 FPGA內(nèi)部邏輯模塊的設(shè)計(jì)原理。中頻電路板接收前端輸入的中頻調(diào)制信號(hào)和包絡(luò)檢波信號(hào)