適用于VSC-HVDC連接極弱受端交流電網(wǎng)的功率阻尼同步控制方法研究.pdf

1、基于經(jīng)典電流矢量控制（Classic Vector Current Control，CVCC）的電壓源換流器型高壓直流輸電(Voltage Source Converter based High Voltage DirectCurrent，VSC-HVDC)系統(tǒng)在連接弱交流系統(tǒng)工況下，受鎖相環(huán)(Phase LockedLoop，PLL)動態(tài)特性的負面影響，運行特性變差。功率同步控制(PowerSynchronization Contro

2、l，PSC)消除了弱交流系統(tǒng)下PLL的負面影響，是目前VSC-HVDC連接弱交流電網(wǎng)的一種有效控制策略，但為了限制流過換流器的交流電流，需切換備用PLL以保持與交流系統(tǒng)的同步。結(jié)合CVCC與PSC的技術(shù)優(yōu)勢，可有效改善VSC-HVDC在極弱交流電網(wǎng)下的運行特性。
　　首先對比了CVCC與PSC的技術(shù)特點，在保留CVCC雙閉環(huán)結(jié)構(gòu)及PLL的基礎(chǔ)上，基于同步發(fā)電機的外部特性及VSC數(shù)學(xué)模型對內(nèi)環(huán)電流控制器進行優(yōu)化設(shè)計。在內(nèi)環(huán)電流控制器

3、中引入了功率同步環(huán)節(jié)(Power Synchronization Loop，PSL)及功率阻尼環(huán)節(jié)（Power Damping Loop，PDL），提出了一種適用于VSC-HVDC連接極弱受端交流電網(wǎng)的功率阻尼同步控制(Power DampingSynchronization Control，PDSC)方法。然后，建立了基于PDSC的VSC-HVDC系統(tǒng)小信號數(shù)學(xué)模型，并在MATLAB與PSCAD/EMTDC仿真平臺上驗證了所建立小信號

4、模型的正確性。在此基礎(chǔ)上，基于小信號分析方法理論分析了受端交流系統(tǒng)短路容量比(Short Circuit Ratio，SCR) SCR=1.0時，PLL，PSL與PDL的參數(shù)對VSC-HVDC穩(wěn)定性的影響，以及不同受端交流系統(tǒng)SCR下PSL與PDL的參數(shù)穩(wěn)定域及VSC-HVDC系統(tǒng)可傳輸?shù)淖畲笥泄β?Maximum AvailablePower，MAP)，并在PSCAD/EMTDC上搭建模型進行驗證。最后，針對極弱受端交流系統(tǒng)模型的不