MEMS諧振式加速度計(jì)頻率檢測(cè)電路設(shè)計(jì).pdf

1、在現(xiàn)今社會(huì)中，加速度計(jì)的微型化和數(shù)字化集成技術(shù)漸漸成為各個(gè)領(lǐng)域競(jìng)相研究的熱點(diǎn)問題。本文研究的MEMS（微機(jī)電系統(tǒng)，或微電子機(jī)械系統(tǒng)）諧振式加速度計(jì)是一種新型的加速度計(jì)，其被用來檢測(cè)被測(cè)量對(duì)象加速度信息。與傳統(tǒng)的加速度計(jì)相比，MEMS諧振式加速度計(jì)具有如下的優(yōu)點(diǎn)：體積小、輸出信號(hào)穩(wěn)定、精確度高和可靠性高等。MEMS諧振式加速度計(jì)的優(yōu)點(diǎn)主要在于具有高精度的頻率采樣和系統(tǒng)的誤差補(bǔ)償。
　　本文立足于諧振式加速度計(jì)其特有的差動(dòng)頻率輸出的特

2、點(diǎn)，對(duì)靜態(tài)與動(dòng)態(tài)工作中的加速度計(jì)進(jìn)行高精度的測(cè)量，研究并設(shè)計(jì)了一種高精度實(shí)時(shí)的頻率檢測(cè)電路，并進(jìn)行了接口電路中數(shù)字檢測(cè)信號(hào)處理補(bǔ)償?shù)脑O(shè)計(jì)。
　　本論文的主要研究設(shè)計(jì)內(nèi)容可以通過以下幾個(gè)部分來展示：
　　本文中具體的電路設(shè)計(jì)主要包括三大模塊，分別為模擬頻率信號(hào)初測(cè)模塊、數(shù)字信號(hào)算法處理模塊和頻率輸出實(shí)時(shí)顯示模塊。其中模擬頻率初測(cè)模塊采用時(shí)序識(shí)別網(wǎng)絡(luò)和基于FPGA的高精度采樣補(bǔ)償技術(shù)；數(shù)字信號(hào)處理模塊采用LMS算法進(jìn)行數(shù)據(jù)計(jì)算和

3、補(bǔ)償；出于對(duì)邏輯資源使用量和數(shù)據(jù)處理速度的考慮，頻率輸出顯示時(shí)選用UART串口通信搭載在FPGA上進(jìn)行實(shí)現(xiàn)。
　　本文借助Matlab軟件搭建系統(tǒng)的算法模型，確定性能指標(biāo)為：所設(shè)計(jì)的頻差檢測(cè)系統(tǒng)中隊(duì)的中心頻率為25KHz，動(dòng)態(tài)檢測(cè)頻率范圍為10KHz，加速度檢測(cè)更新周期為200ms下的差頻分辨率可達(dá)到1×10-3Hz，LMS算法的采樣深度為216，測(cè)量精度為4×10-8。采用QuartusⅡ軟件進(jìn)行IP核配置和編寫Verilog代