2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩81頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文根據(jù)微納結(jié)構(gòu)超微分辨計(jì)算機(jī)三維成像分析儀的工作原理以及系統(tǒng)特點(diǎn),針對(duì)其巨大數(shù)據(jù)量采集、處理及傳輸難題,提出了一種基于高密度大面陣CCD的采集傳輸系統(tǒng)方案,設(shè)計(jì)了采集傳輸系統(tǒng)的軟件和硬件。
　　確定了以柯達(dá)大面陣高密度CCD KAF-16803為基礎(chǔ)的快速數(shù)據(jù)采集傳輸總體方案。系統(tǒng)采用模塊化設(shè)計(jì)思想,分為探測(cè)采集模塊和數(shù)據(jù)傳輸模塊。探測(cè)采集模塊使用 KAF-16803完成對(duì)X射線信號(hào)的探測(cè),并由 CCD專用模數(shù)轉(zhuǎn)換芯片AD982

2、4實(shí)現(xiàn)模數(shù)轉(zhuǎn)換,轉(zhuǎn)換后的數(shù)據(jù)由緩存模塊進(jìn)行存儲(chǔ);數(shù)據(jù)傳輸模塊采用FPGA和PHY芯片結(jié)合的模式,完成數(shù)據(jù)的網(wǎng)絡(luò)傳輸,利用Verilog HDL語(yǔ)言完成數(shù)據(jù)的封裝及傳送,并進(jìn)行相應(yīng)程序的編譯、綜合、仿真。
　　完成了詳細(xì)硬件設(shè)計(jì)方案。通過(guò)對(duì)幾個(gè)關(guān)鍵器件如CCD芯片、主控芯片、AD芯片、物理層芯片及傳輸介質(zhì)的性能和特點(diǎn)分析、比較和選擇確定了基本硬件方案。然后分別闡述各個(gè)模塊的硬件實(shí)現(xiàn)及各單元電路的作用,包括A/D轉(zhuǎn)換電路, PHY芯片

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論