MELP基音檢測(cè)算法FPGA實(shí)現(xiàn)研究.pdf

1、低速率語(yǔ)音編碼技術(shù)一直是語(yǔ)音通信領(lǐng)域的一個(gè)重要發(fā)展方向和研究熱點(diǎn)?；旌霞?lì)線性預(yù)測(cè)編碼(Mixed Excitation Linear Prediction, MELP)算法已被用作美國(guó)聯(lián)邦政府的標(biāo)準(zhǔn)算法，并且成為目前應(yīng)用在各種通信系統(tǒng)中的許多低速率乃至極低速率語(yǔ)音編碼算法的主要參考算法，因此在低速率語(yǔ)音編碼領(lǐng)域占有重要的地位。
　　在實(shí)際應(yīng)用中，一種合適的實(shí)現(xiàn)平臺(tái)對(duì)MELP算法的有效應(yīng)用有著重要的影響。目前，研究者一般都以各種D

2、SP處理器為平臺(tái)對(duì)MELP算法的實(shí)現(xiàn)進(jìn)行研究。近年來(lái)，隨著制造工藝水平的快速發(fā)展，現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)芯片的規(guī)模已發(fā)展到等效于千萬(wàn)級(jí)的ASIC門，為其廣泛應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域創(chuàng)造了條件。隨著FPGA在數(shù)字信號(hào)處理領(lǐng)域中的應(yīng)用越來(lái)越多，基于FPGA平臺(tái)的語(yǔ)音通信系統(tǒng)的研究也成為實(shí)際應(yīng)用的需要。
　　MELP編碼算法中，基音周期是需要計(jì)算并編碼傳輸?shù)恼Z(yǔ)音信號(hào)的關(guān)鍵

3、特征參數(shù)，對(duì)算法合成語(yǔ)音的質(zhì)量有著直接的影響。MELP基音檢測(cè)算法的作用是提取出語(yǔ)音信號(hào)的基音周期，是整個(gè)算法中的重要組成部分。
　　MELP基音檢測(cè)算法的算法復(fù)雜度較高，因而很難在FPGA平臺(tái)上實(shí)現(xiàn)。但由于其在語(yǔ)音編碼算法中的重要性，本文仍將MELP基音檢測(cè)算法作為研究對(duì)象，對(duì)其在FPGA平臺(tái)上的實(shí)現(xiàn)進(jìn)行了研究。首先，作為理論基礎(chǔ)，本文對(duì)MELP算法的編解碼流程進(jìn)行了簡(jiǎn)要介紹，并對(duì)MELP基音檢測(cè)算法的實(shí)現(xiàn)過(guò)程進(jìn)行了詳細(xì)的分析。

4、然后，為在FPGA平臺(tái)上實(shí)現(xiàn)MELP基音檢測(cè)算法，本文對(duì)FPGA及其設(shè)計(jì)方法進(jìn)行了研究。最后，本文在MELP基音檢測(cè)算法的C定點(diǎn)實(shí)現(xiàn)程序和對(duì)算法原理的理解的基礎(chǔ)上，用Verilog HDL設(shè)計(jì)了MELP基音檢測(cè)算法的硬件模型，完成了MELP基音檢測(cè)算法在FPGA平臺(tái)上的實(shí)現(xiàn)。
　　在用Verilog HDL對(duì)MELP基音檢測(cè)算法進(jìn)行建模時(shí)，本文采用了自下而上的設(shè)計(jì)方法。從最低層的加法、乘法等基本運(yùn)算單元開(kāi)始，到整數(shù)基音周期計(jì)算、分

5、數(shù)基音周期計(jì)算等高層功能模塊，分別建立了相應(yīng)的硬件模型。通過(guò)層層建模最終完成了MELP基音檢測(cè)算法整體的FPGA實(shí)現(xiàn)。并在實(shí)現(xiàn)過(guò)程中從處理速度和資源消耗兩個(gè)方面分別對(duì)各層模型的設(shè)計(jì)進(jìn)行了優(yōu)化。
　　在對(duì)本文的實(shí)現(xiàn)結(jié)果進(jìn)行性能分析時(shí)，本文通過(guò)與Vivado HLS轉(zhuǎn)換相應(yīng)C語(yǔ)言函數(shù)得到的FPGA實(shí)現(xiàn)結(jié)果相比，結(jié)果顯示本文實(shí)現(xiàn)結(jié)果具有良好的面積性能；通過(guò)對(duì)本文實(shí)現(xiàn)的處理時(shí)間和計(jì)算結(jié)果的分析，結(jié)果表明本文的實(shí)現(xiàn)結(jié)果在處理速度和計(jì)算結(jié)果兩