24位48KSPS多位量化Σ-ΔADC的設計.pdf

1、Σ-Δ架構的ADC以其相對低的模擬電路復雜度和良好的與數(shù)字電路的兼容性在高精度模數(shù)轉換器（模數(shù)轉換就是將連續(xù)變化的模擬量轉換為離散的數(shù)字量，實現(xiàn)該功能的電路或者器件成為數(shù)模轉換電路，通常稱為A/D轉換器或者ADC，即模數(shù)轉換器，完成逆向轉換過程的即DAC，稱為數(shù)模轉換器或數(shù)模轉換電路）領域備受青睞。如何在高精度的要求上優(yōu)化電路結構以降低功耗一直是該領域的研究熱點。
　　本文首先介紹了Σ-ΔADC發(fā)展的熱點方向，及其主要的制約因素，

2、對國內(nèi)外發(fā)展現(xiàn)狀進行總結分析。然后詳細介紹了衡量Σ-ΔADC的動態(tài)指標，以及過采樣和噪聲整形技術提高系統(tǒng)信噪比的原理。以一階調(diào)制器為例，分析了Σ-ΔADC的工作原理，并討論了高階結構和多位量化結構的優(yōu)缺點。
　　通過對調(diào)制器傳遞函數(shù)分析，選取了4階17級量化的前饋結構調(diào)制器，過采樣率為64。通過優(yōu)化前饋支路，減少了加法器的輸入支路，增大了第一級積分器的增益系數(shù)，有利于降低調(diào)制器負載，減小功耗。詳細討論了系統(tǒng)關鍵模塊的非理想特性的影

3、響，包括放大器、采樣引入的非理想特性、反饋DAC的非線性，并對系統(tǒng)穩(wěn)定性進行了分析。通過完整的行為級仿真，得到了關鍵模塊的電路指標。設計了開關電容晶體管級調(diào)制器電路，其中多位量化的數(shù)字校正邏輯DWA（Data Weighted Averaging）用RTL代碼編寫。調(diào)制器輸出的數(shù)字碼通過一個5級的數(shù)字濾波器進行降采樣和濾波器后輸出24位48kSPS數(shù)字碼。系統(tǒng)電源電壓為5V，采樣時鐘為3.072MHz，信號帶寬24kHz，仿真得到的信噪