基于FPGA的AOP型高速橢圓曲線數(shù)字簽名設計.pdf

1、隨著信息技術的飛速發(fā)展和網(wǎng)絡的廣泛應用，網(wǎng)絡安全愈來愈被人們重視，使得人們對密碼學的研究愈來愈豐富和深入。在眾多密碼研究內(nèi)容中，基于橢圓曲線的密碼協(xié)議ECC成為當下研究的熱點，特別是橢圓曲線密碼協(xié)議中的數(shù)字簽名ECDSA應用在很多領域，因此對于ECDSA的研究具有很重要的意義。本課題是在江南計算技術研究所的項目基礎之上，在二元域具有AOP約減式的位寬下進行高速ECDSA硬件設計，并通過FPGA原型驗證。
　　本文首先概述了實現(xiàn)該數(shù)

2、字簽名系統(tǒng)所依托的數(shù)學基礎，并分析了該系統(tǒng)中各個部分的實現(xiàn)算法，選取最優(yōu)的算法組合。選取二元域AOP型約減式位寬，充分利用其實現(xiàn)模約減和模平方時零資源消耗的特點，提升該系統(tǒng)的計算速度并減少資源消耗。隨后根據(jù)算法方案對該系統(tǒng)在GF(2226)進行硬件實現(xiàn)，對系統(tǒng)進行模塊劃分、各模塊結(jié)構(gòu)設計，并編寫RTL代碼。其中模乘子模塊采用數(shù)字串行方式流水執(zhí)行，數(shù)字串行度w=57，相比非流水執(zhí)行方式，該模乘模塊計算速度提升了一倍，并且能運行于更高時鐘頻

3、率，從而提升整個系統(tǒng)的計算速度。該高速數(shù)字簽名系統(tǒng)具有較快的計算速度，可以用于一些需要實時處理的網(wǎng)絡安全領域如無線傳感網(wǎng)絡和RFID等，具有很好的應用前景。通過Modelsim工具進行功能仿真，實驗結(jié)果表明課題設計實現(xiàn)了預期功能指標，通過FPGA板級驗證，該系統(tǒng)時鐘頻率達到205MHz，1s時間可以完成15388次數(shù)字簽名計算，達到了預期的性能指標。點乘模塊通過ASIC實現(xiàn)，用DC工具在TSMC90nm工藝庫下進行綜合，結(jié)果表明該模塊可