導(dǎo)引頭目標(biāo)模擬系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科學(xué)技術(shù)水平的發(fā)展，導(dǎo)引頭研究也進(jìn)入了一個(gè)新的發(fā)展階段，目標(biāo)模擬作為導(dǎo)引頭技術(shù)發(fā)展的產(chǎn)物，在導(dǎo)引頭研制的各個(gè)階段都發(fā)揮著重要的作用。采用目標(biāo)模擬技術(shù)，在系統(tǒng)設(shè)計(jì)階段可以更準(zhǔn)確地評(píng)估導(dǎo)引頭設(shè)計(jì)性能；在樣機(jī)研制階段可以輔助調(diào)試部件及系統(tǒng)，大大縮短系統(tǒng)的研制時(shí)間；在交付使用階段不僅可以作為導(dǎo)引頭檢測(cè)評(píng)估手段，同時(shí)還為應(yīng)用方熟悉導(dǎo)引頭的使用方法提供了環(huán)境?；谏鲜龉τ?，導(dǎo)引頭目標(biāo)模擬技術(shù)研究日趨活躍，成為導(dǎo)引頭研究的重要分支。
　　本

2、文闡述了一種導(dǎo)引頭目標(biāo)模擬系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，在概述目標(biāo)模擬系統(tǒng)的原理與實(shí)現(xiàn)的基礎(chǔ)上，重點(diǎn)研究了目標(biāo)模擬系統(tǒng)的硬件實(shí)現(xiàn)、軟件設(shè)計(jì)、樣機(jī)研制與性能測(cè)試等方面，主要研究內(nèi)容分為六部分。
　　緒論部分首先闡述了本課題研究的背景與意義，概述了導(dǎo)引頭目標(biāo)模擬系統(tǒng)主要研究內(nèi)容及其國內(nèi)外研究情況，總結(jié)了本文的主要貢獻(xiàn)與創(chuàng)新，并給出了本文的結(jié)構(gòu)安排。
　　第二章介紹了目標(biāo)模擬系統(tǒng)總體設(shè)計(jì)方案，細(xì)化了技術(shù)指標(biāo)，確定了全面評(píng)估及系統(tǒng)可擴(kuò)展性等設(shè)計(jì)

3、思想，對(duì)系統(tǒng)的組成及結(jié)構(gòu)布局、各模塊功能進(jìn)行了描述，是綱領(lǐng)性的章節(jié)。
　　第三章提出了注入式目標(biāo)模擬器在全相參及非相參模式下的工作條件，敘述了目標(biāo)模擬器主機(jī)及前端的設(shè)計(jì)方案，對(duì)目標(biāo)模擬器的發(fā)射天線、倍頻器、混頻器、濾波器及放大器等模塊設(shè)計(jì)進(jìn)行了詳細(xì)論述，同時(shí)對(duì)角位移平臺(tái)及總體控制臺(tái)硬件方案也做了敘述。
　　第四章介紹了目標(biāo)模擬器軟件的設(shè)計(jì)實(shí)現(xiàn)方法。目標(biāo)模擬器軟件分為三部分：上層控制軟件、接口軟件和邏輯控制軟件。分別在 PC平

4、臺(tái)上用C＃語言編制了上層控制軟件，在 DSP平臺(tái)上用 C語言開發(fā)了接口軟件，然后在 FPGA平臺(tái)上用Verilog HDL語言實(shí)現(xiàn)邏輯控制軟件功能。本章給出了三個(gè)軟件部分實(shí)現(xiàn)代碼，三部分軟件相互配合實(shí)現(xiàn)了目標(biāo)模擬器的軟件功能。
　　第五章對(duì)目標(biāo)模擬系統(tǒng)進(jìn)行了測(cè)試驗(yàn)證工作。利用已知參數(shù)導(dǎo)引頭作為被測(cè)設(shè)備，對(duì)目標(biāo)模擬系統(tǒng)進(jìn)行了全面測(cè)試驗(yàn)證，文中給出了導(dǎo)引頭穩(wěn)定、搜索、跟蹤等方面部分典型測(cè)試數(shù)據(jù)。測(cè)試結(jié)果表明，所研制的目標(biāo)模擬系統(tǒng)運(yùn)行良