應用于鍺硅集成光電芯片的波導垂直耦合結(jié)構(gòu)的研究.pdf

1、要想實現(xiàn)集成光電芯片的大規(guī)模使用，需要解決芯片上不同器件間的高效光互連問題，而波導垂直耦合結(jié)構(gòu)是實現(xiàn)不同層的器件之間光互連的重要方法之一。層間耦合結(jié)構(gòu)的設(shè)計需要遵循三個基本原則——減小器件尺寸、提高耦合效率以及增大制作容差。由于這三者之間相互制約，因此實現(xiàn)緊湊、高效且通用的層間耦合結(jié)構(gòu)是一個重點和難點問題。
　　本文主要對鍺硅光電芯片上的層間耦合結(jié)構(gòu)進行了理論分析、結(jié)構(gòu)設(shè)計、數(shù)值仿真以及實驗測試，為達到緊湊、高效、偏振無關(guān)這三個目

2、標進行了研究與創(chuàng)新。本文的主要工作如下：
　?。?）針對 Ge-SOI耦合結(jié)構(gòu)，提出了前段錐角小后段錐角大的兩段錐形波導的優(yōu)化方案。FDTD算法仿真發(fā)現(xiàn)前段錐形的中心寬度等于諧振寬度260 nm、寬度范圍大于200 nm時，可以達到90％以上的耦合效率。
　?。?）提出了 Ge-SOI耦合結(jié)構(gòu)的一種簡單的制備方法，即先刻蝕出下層的無源硅波導后濺射出上層的有源鍺波導。該方法不需要刻蝕鍺波導從而降低了工藝上的制作難度。
　

3、?。?）制作了幾種不同錐形形狀的 Ge-SOI耦合結(jié)構(gòu)并對其進行測試。實驗結(jié)果顯示其耦合損耗低于3 dB，材料吸收損耗和側(cè)壁散射損耗是導致總體光功率損耗較大的主要原因。
　?。?）針對適用于 SiGe集成芯片的耦合結(jié)構(gòu)，提出了緊湊、高效以及偏振無關(guān)的錐形耦合結(jié)構(gòu)的三段優(yōu)化方案。該耦合結(jié)構(gòu)的長度僅為45μm，能使TE和TM偏振光的耦合效率達到90%以上。其寬度容差±200 nm、各層厚度容差±100 nm，工作波長范圍1460~16