多線程程序并發(fā)錯(cuò)誤檢測(cè)與重放系統(tǒng)研究.pdf

1、當(dāng)下，計(jì)算機(jī)技術(shù)飛速發(fā)展，計(jì)算機(jī)并發(fā)體系結(jié)構(gòu)已成為主流。為使并發(fā)體系結(jié)構(gòu)的性能得到充分發(fā)揮，多線程編程思想應(yīng)運(yùn)而生。但是由于多線程程序運(yùn)行的不確定性，導(dǎo)致編程人員在編程和調(diào)試階段需要耗費(fèi)大量的時(shí)間和精力，嚴(yán)重制約了多線程編程技術(shù)的發(fā)展。因此，研究如何檢測(cè)并發(fā)錯(cuò)誤，研究高效、快速的應(yīng)用程序重放機(jī)制對(duì)多線程編程技術(shù)的發(fā)展有著重要的意義。
　　在近些年，關(guān)于并發(fā)程序執(zhí)行不確定性的研究吸引了國(guó)內(nèi)外高校和研究機(jī)構(gòu)的眾多學(xué)者，在這方面也取得了

2、許多成果。現(xiàn)有的研究主要體現(xiàn)在以下幾個(gè)層面:設(shè)計(jì)開(kāi)發(fā)并行編程語(yǔ)言，或?qū)ΜF(xiàn)有語(yǔ)言進(jìn)行擴(kuò)展，令其能夠確定性的執(zhí)行并發(fā)程序;使用確定性重放，使得程序能夠重現(xiàn)上次運(yùn)行的順序和結(jié)果;向計(jì)算機(jī)中增加額外的硬件或修改原有的體系結(jié)構(gòu)，從底層硬件級(jí)別實(shí)現(xiàn)并發(fā)程序執(zhí)行的確定性。
　　本文主要針對(duì)導(dǎo)致多線程程序執(zhí)行不確定性的主要因素--原子性違例，提出了一種基于線程交互不變量的原子性違例錯(cuò)誤并發(fā)檢測(cè)算法。該算法首先利用二進(jìn)制插樁平臺(tái)Pin提取程序的原始