版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨機(jī)映射碼(Random Projection Code,RPC)在自適應(yīng)速率傳輸方面有著良好的應(yīng)用前景,但其譯碼時需要進(jìn)行大量的卷積運(yùn)算導(dǎo)致難以設(shè)計出高速譯碼器,從而阻礙了它在高速環(huán)境下的應(yīng)用。本論文將隨機(jī)計算的思想和RPC的置信傳播譯碼算法相結(jié)合,設(shè)計并實(shí)現(xiàn)了全并行結(jié)構(gòu)的RPC隨機(jī)譯碼器。該譯碼器將概率值轉(zhuǎn)換為比特流,乘加運(yùn)算轉(zhuǎn)換為比特流的與或等邏輯運(yùn)算,降低了單個節(jié)點(diǎn)的資源消耗。同時節(jié)點(diǎn)之間只需1根信號線傳輸串行比特流,降低了電路
2、布線消耗,使電路可以工作在更高頻率的時鐘下。
本論文在介紹RPC編譯碼和隨機(jī)計算的基本原理后,使用Virtex-6LX760型FPGA作為硬件平臺,設(shè)計了測量矩陣大小400×400、權(quán)重集W={±1,±2,±4,±4}的RPC隨機(jī)譯碼器。其中,利用或門實(shí)現(xiàn)校驗節(jié)點(diǎn)中的加法運(yùn)算,提高了校驗節(jié)點(diǎn)精度并且大幅降低了校驗節(jié)點(diǎn)復(fù)雜度;設(shè)計基于累加結(jié)構(gòu)的預(yù)處理單元,使噪聲比特流之間具有互斥性,從而使變量節(jié)點(diǎn)輸入信息歸一化的結(jié)果更準(zhǔn)確;采用
3、噪聲功率縮放技術(shù)進(jìn)一步緩和變量節(jié)點(diǎn)的鎖存問題,提升了譯碼器的BER性能;提出可重配置的變量節(jié)點(diǎn)設(shè)計方案,使譯碼器可以適應(yīng)信道條件變化,從而用于自適應(yīng)速率傳輸。此外,還提出了基于矩陣拆分的校驗節(jié)點(diǎn)設(shè)計方案,使校驗節(jié)點(diǎn)LUT消耗減少66.8%,Register消耗減少38.2%。
在完成譯碼器的具體設(shè)計后,本論文對譯碼器的性能進(jìn)行了測試與仿真。譯碼器最高時鐘頻率可以達(dá)到181.159MHz,此時吞吐率大約可以達(dá)到85.3Mbps。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 偽隨機(jī)LDPC碼的編譯碼器設(shè)計及FPGA實(shí)現(xiàn).pdf
- RS譯碼器的研究與實(shí)現(xiàn).pdf
- 數(shù)字電視中的RS譯碼器及LDPC編譯碼器設(shè)計與硬件實(shí)現(xiàn).pdf
- LDPC碼編譯碼器的設(shè)計與實(shí)現(xiàn).pdf
- 低功耗Viterbi譯碼器的設(shè)計與實(shí)現(xiàn).pdf
- LDPC碼的隨機(jī)譯碼研究.pdf
- SCMA譯碼器研究與實(shí)現(xiàn).pdf
- 高速并行Turbo譯碼器的設(shè)計與實(shí)現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計與實(shí)現(xiàn).pdf
- 高吞吐率Turbo譯碼器設(shè)計與實(shí)現(xiàn).pdf
- 高速LDPC譯碼器的設(shè)計及實(shí)現(xiàn).pdf
- Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- UWB中Viterbi譯碼器的FPGA設(shè)計與實(shí)現(xiàn).pdf
- DTMB系統(tǒng)中LDPC譯碼器的設(shè)計與實(shí)現(xiàn).pdf
- 高速率LDPC編譯碼器設(shè)計與實(shí)現(xiàn).pdf
- 基于概率計算的LDPC譯碼器設(shè)計與實(shí)現(xiàn).pdf
- 高效Viterbi譯碼器的結(jié)構(gòu)與實(shí)現(xiàn).pdf
- LDPC碼譯碼器的研究與實(shí)現(xiàn).pdf
- 基于LDPC碼自適應(yīng)譯碼器設(shè)計與實(shí)現(xiàn).pdf
- 高速BCH級聯(lián)碼譯碼器的VLSI設(shè)計與實(shí)現(xiàn).pdf
評論
0/150
提交評論