基于開關(guān)電容陣列的高速波形數(shù)字化ASIC研究.pdf

1、在粒子物理實(shí)驗(yàn)中，探測(cè)器輸出的原始脈沖波形蘊(yùn)含了豐富的物理信息，而波形數(shù)字化技術(shù)為提取全面的波形信息提供了最直接、最有效的途徑。傳統(tǒng)的波形數(shù)字化技術(shù)是基于高速ADC實(shí)現(xiàn)的，但隨著大規(guī)模粒子物理實(shí)驗(yàn)中通道數(shù)的急劇增加，高速ADC受其功耗大、集成度低和成本高等因素限制逐漸不能滿足粒子物理實(shí)驗(yàn)的需求。而基于開關(guān)電容陣列技術(shù)(Switched-Capacitor Array，SCA)的波形數(shù)字化方案采用高速采樣配合相對(duì)低速量化的方法解決了高速采

2、樣和低功耗之間的矛盾，其核心是進(jìn)行SCA專用集成電路(ASIC)的設(shè)計(jì)。此方向是目前國(guó)際上該領(lǐng)域電子學(xué)的一個(gè)研究熱點(diǎn)，特別是在高精度時(shí)間測(cè)量方面，SCAASIC因其優(yōu)異的表現(xiàn)受到越來(lái)越多的關(guān)注。
　　到目前為止，國(guó)際上已經(jīng)有多款SCA ASIC被研制和使用，國(guó)內(nèi)在這一領(lǐng)域也已經(jīng)開始進(jìn)行探索。本論文在調(diào)研典型SCAASIC的基礎(chǔ)上，瞄準(zhǔn)高精度時(shí)間測(cè)量的需求，進(jìn)行了基于SCA架構(gòu)的原型芯片的研究和設(shè)計(jì)。并針對(duì)SCA采樣間隔不均勻的特性

3、提出了相關(guān)時(shí)間修正算法。本論文的結(jié)構(gòu)組織如下:
　　第一章首先分析了粒子物理實(shí)驗(yàn)中前端電子學(xué)的特點(diǎn)和發(fā)展趨勢(shì)，闡明了波形數(shù)字化技術(shù)是前端電子學(xué)重要的發(fā)展方向之一。然后分別介紹了基于高速ADC和基于SCA的波形數(shù)字化技術(shù)在粒子物理實(shí)驗(yàn)中的應(yīng)用實(shí)例，通過(guò)對(duì)比分析兩種技術(shù)路線的特點(diǎn)，指出基于SCA實(shí)現(xiàn)波形數(shù)字化具有更廣闊的應(yīng)用前景。最后概述了本論文的研究?jī)?nèi)容。
　　第二章介紹了SCA的基本工作原理，然后根據(jù)SCA芯片采用技術(shù)路線的

4、不同選取了國(guó)際上幾款典型SCA ASIC芯片進(jìn)行詳細(xì)介紹，并在此基礎(chǔ)上總結(jié)分析了SCA ASIC芯片的發(fā)展趨勢(shì)以及在高精度時(shí)間測(cè)量領(lǐng)域的應(yīng)用前景。
　　第三章針對(duì)高精度時(shí)間測(cè)量的目標(biāo)，分析確定了本論文中SCA ASIC的設(shè)計(jì)指標(biāo)，并對(duì)實(shí)現(xiàn)高速高精度以及片內(nèi)量化讀出的方案進(jìn)行了討論分析，最后確定了本論文設(shè)計(jì)的SCA ASIC整體架構(gòu)。第四章在此基礎(chǔ)上，介紹了各核心模塊電路具體的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)仿真對(duì)電路進(jìn)行優(yōu)化。這些模塊主要包括:

5、采樣保持電路、單元讀出耦合電路、量化電路、時(shí)鐘產(chǎn)生電路和數(shù)據(jù)讀出控制電路等。最后還介紹了此ASIC的版圖設(shè)計(jì)以及封裝考慮。
　　第五章主要介紹了SCA ASIC的電子學(xué)性能測(cè)試結(jié)果。測(cè)試表明芯片可以穩(wěn)定工作在最高5.2Gsps的采樣率下，芯片模擬帶寬超過(guò)400MHz。在此基礎(chǔ)上，對(duì)此ASIC用于高精度時(shí)間測(cè)量時(shí)的性能進(jìn)行了評(píng)估，并提出了基于超定線性方程組的時(shí)間修正算法，結(jié)合此修正技術(shù)最終時(shí)間測(cè)量精度達(dá)到10ps以內(nèi)。
　　最