可配置的二維浮點(diǎn)FFT8192ASIC設(shè)計(jì).pdf

1、快速傅里葉變換FFT在數(shù)字信號(hào)處理領(lǐng)域應(yīng)用非常廣泛，其中二維FFT變換在合成孔徑雷達(dá)、醫(yī)學(xué)成像系統(tǒng)等各類(lèi)系統(tǒng)上的應(yīng)用比較普遍。目前FFT變換需要處理的數(shù)據(jù)量不斷加大，數(shù)據(jù)處理的精度要求不斷提高。隨著適合這種大規(guī)模設(shè)計(jì)的集成電路水平的不斷提高，開(kāi)發(fā)一種可配置的大點(diǎn)數(shù)高精度的一維/二維FFT處理器是必要的。
　　本設(shè)計(jì)采用VLSI技術(shù)設(shè)計(jì)實(shí)現(xiàn)了一款功能強(qiáng)大的FFT ASIC芯片，命名為FFT8192 ASIC。FFT8192處理器具有

2、可配置性，可以連續(xù)執(zhí)行不大于8192點(diǎn)的任意點(diǎn)數(shù)一維FFT/IFFT變換，也可以連續(xù)執(zhí)行行列數(shù)分別不大于8192的任意大小圖像的二維FFT/IFFT變換。具體設(shè)計(jì)工作包括：在Modelsim上完成芯片前端邏輯設(shè)計(jì)驗(yàn)證后，通過(guò)軟件與硬件仿真進(jìn)行計(jì)算精度的對(duì)比和處理速度的測(cè)試，基于SMIC0.18μm工藝和100Mhz時(shí)鐘頻率完成了邏輯綜合、可測(cè)試性設(shè)計(jì)、綜合后仿真、布局布線、時(shí)鐘樹(shù)綜合、DRC、LVS、ERC、靜態(tài)時(shí)序分析、后仿真等，證明

3、功能正確，時(shí)序滿足要求后，生成最終版圖并提交流片及封裝測(cè)試。
　　本文設(shè)計(jì)的FFT8192 ASIC中二維FFT變換采用行列分解算法，硬件架構(gòu)采用了耗費(fèi)資源更少的一維FFT內(nèi)核的迭代使用，在實(shí)現(xiàn)行轉(zhuǎn)置時(shí)提出了一種高效的行轉(zhuǎn)置的操作方式，克服了讀寫(xiě)效率受外接SDRAM行激活、預(yù)充電操作的影響。采用同步串口或I2C總線接口傳輸命令參數(shù)減少了芯片端口的數(shù)量，方便其它主設(shè)備對(duì)芯片進(jìn)行配置。內(nèi)部嵌入了自行研制的數(shù)字鎖相環(huán)PLL，可實(shí)現(xiàn)時(shí)鐘的

4、倍頻，內(nèi)部產(chǎn)生的時(shí)鐘低抖動(dòng)、相位差小。鎖相環(huán)控制模塊采用占用端口少的UART接收PLL的配置參數(shù)，采用連續(xù)啟動(dòng)方式自動(dòng)啟動(dòng)PLL；當(dāng)外部輸入的參數(shù)發(fā)生變化時(shí)，PLL可立即被重新啟動(dòng)或者改變工作模式。
　　FFT8192 ASIC裸片面積9528um x9528um，采用15.0mmX15.0mm的TFBGA324P型號(hào)封裝。本設(shè)計(jì)在北大的ATE設(shè)備上測(cè)試得到PAD的功耗是90.255mW,芯片內(nèi)核功耗是889.452mW,模擬功耗