基于FPGA和體光柵的光纖光柵解調(diào)系統(tǒng).pdf_第1頁
已閱讀1頁,還剩66頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、光纖布拉格光柵傳感器具有抗電磁干擾,絕緣性好,動態(tài)范圍大等優(yōu)點,在石油化工,電力,煤礦等領(lǐng)域獲得廣泛應用。
  基于體相位光柵的動態(tài)解調(diào)方式,結(jié)合Ibsen公司的I-MON80D CCD線陣光柵解調(diào)模塊,搭載FPGA(現(xiàn)場可編程門陣列)CycloneⅡ系列 EP2C5T144C8開發(fā)板,設(shè)計出以FPGA為核心的光纖光柵傳感解調(diào)系統(tǒng),完成了對數(shù)據(jù)的采集處理,串口通信以及上位機的界面設(shè)計,具體內(nèi)容如下:
  本論文首先研究了光纖

2、光柵的溫度傳感機理,以及光纖光柵傳感的解調(diào)方式,重點分析了體相位光柵的動態(tài)解調(diào)原理。
  本系統(tǒng)的硬件部分搭載FPGA開發(fā)板,基于線陣傳感器的性能指標及輸出時序,設(shè)計了基于Verilog HDL的功能模塊;調(diào)用Modelsim并加載tb仿真文件搭建測試環(huán)境,驗證模塊功能;同時利用 Signaltap軟件,抓取傳輸數(shù)據(jù)對模塊進一步debug測試。FPGA內(nèi)部硬件電路模塊設(shè)計主要由時鐘源模塊,PLL鎖相環(huán),數(shù)據(jù)采集模塊,雙FIFO緩存

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論