電子科技大學現(xiàn)代電子綜合實驗頻率計實驗報告

1、實 驗 報 告學 生： 生：學 院： 院： 專 業(yè)： 業(yè)：學 號： 號：指 導 老 師： 師：一、實驗名稱 一、實驗名稱：基于 FPGA 的數(shù)字頻率計的設計二、實驗目的： 二、實驗目的：學習 VHDL 語言并使用它完成頻率計的設計，使學生不斷的加深對 VHDL 描述語言的掌握，以及不斷總結由軟件來實現(xiàn)硬件的特點，學 會程序與芯片的對接，為以后的工作和更進一步的學習學習打好基礎。

2、三、實驗任務 三、實驗任務： 基于 FPGA 采用硬件描述語言 VHDL，在軟件開發(fā)平臺ISE 上設計出一個數(shù)字頻率計，使用 ModelSim 仿真軟件對 VHDL 程序做仿真 并下載到芯片完成實際測量。要求：其頻率測量范圍為 10Hz～10MHz，測量結果用 6 只數(shù)碼管顯示。有三個帶鎖按鍵開關(任何時候都只能有一個被按下)被用來選擇 1S、0.1S 和 0.01S 三個閘門時間中的一個。有兩只 LED，一只用 來顯示閘門的開與閉，另

3、一只當計數(shù)器溢出時做溢出指示。四、實驗原理： 四、實驗原理：頻率計的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基準時鐘（本實驗采用 50MHz 的石英振蕩器作為基準時鐘） ，對比測量其他信號的頻率。通常情況下計數(shù)每秒內(nèi)待測信號的脈沖個數(shù)，此時我們稱閘門時間為 1S，閘門時間也可以大于或小于 1S。閘門時間越長，得到的頻率值就準確，但閘門時間越長則每測一次頻率的間隔就越長；閘門時間越短，測得頻率值刷新就越快，但測得的頻率精準度會受到影響。頻