存儲系統(tǒng)答案-4

1、存 儲 器,第 四 章,3. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？ 答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache—主存和主存—輔存這兩個(gè)存儲層次上。 Cache—主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。 主存—輔存層次在存儲系統(tǒng)中主要起擴(kuò)容

2、作用，即從程序員的角度看，他所使用的存儲器其容量和位價(jià)接近于輔存，而速度接近于主存。,綜合上述兩個(gè)存儲層次的作用，從整個(gè)存儲系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。 主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存—輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編

3、程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。,4. 說明存取周期和存取時(shí)間的區(qū)別。 解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即： 存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間 5. 什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線

4、寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？ 解：存儲器的帶寬指單位時(shí)間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。 存儲器帶寬 = 1/200ns × 32位= 160M位/秒 = 20MB/S = 5M字/秒 注意字長（32位）不是16位。 （注：本題的兆單位來自時(shí)間=106）,6. 某機(jī)字長為32位，其存儲容量是64KB，按字編址其尋址范圍是多少？若主存以字節(jié)編址，試畫出

5、主存字地址和字節(jié)地址的分配情況。 解：存儲容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64KB，則： 按字尋址范圍 = 64K×8 / 32=16K字 按字節(jié)編址時(shí)的主存地址分配圖如下：,0,1,2,3,……,……,6,5,4,65534,65532,7,……,……,65535,65533,字地址 HB —————字節(jié)地址—————LB,048……6552865532,討論：

6、 1、 在按字節(jié)編址的前提下，按字尋址時(shí)，地址仍為16位，即地址編碼范圍仍為0~64K-1，但字空間為16K字，字地址不連續(xù)。 2、 字尋址的單位為字，不是B（字節(jié)）。 3、 畫存儲空間分配圖時(shí)要畫出上限。,7. 一個(gè)容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時(shí)，各需要多少片？ 1K×4位，2K×8位，4K×

7、4位，16K×1位，4K×8位，8K×8位 解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根； 各需要的片數(shù)為： 1K×4：16K×32 /1K×4 = 16×8 = 128片 2K×8：16K×32 /2K × 8 = 8 × 4 = 32片 4K×4：16K

8、15;32 /4K × 4 = 4 × 8 = 32片 16K×1：16K × 32 / 16K × 1 = 32片 4K×8：16K×32 /4K×8 = 4 × 4 = 16片 8K×8：16K×32 / 8K × 8 = 2X4 = 8片,討論： 地址線根數(shù)與容量為2的冪的關(guān)系，在此為214

9、，14根； 數(shù)據(jù)線根數(shù)與字長位數(shù)相等，在此為32根。（注：不是2的冪的關(guān)系。 ） ?：32=25，5根,8. 試比較靜態(tài)RAM和動(dòng)態(tài)RAM。答：靜態(tài)RAM和動(dòng)態(tài)RAM的比較見下表：,9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。 解：刷新——對DRAM定期進(jìn)行的全部重寫過程； 刷新原因——因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操

10、作； 常用的刷新方法有三種——集中式、分散式、異步式。 集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新； 分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)間； 異步式：是集中式和分散式的折衷。,討論：1）刷新與再生的比較： 共同點(diǎn)： ·動(dòng)作機(jī)制一樣。都是利用DRAM存儲元破壞性讀操作時(shí)的重寫過程實(shí)現(xiàn)；

11、 ·操作性質(zhì)一樣。都是屬于重寫操作。,區(qū)別： ·解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時(shí)的信息重寫問題；刷新主要解決長時(shí)間不訪存時(shí)的信息衰減問題。 ·操作的時(shí)間不一樣。再生緊跟在讀操作之后，時(shí)間上是隨機(jī)進(jìn)行的；刷新以最大間隔時(shí)間為周期定時(shí)重復(fù)進(jìn)行。 ·動(dòng)作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個(gè)字的所有位；

12、刷新以行為單位，每次重寫整個(gè)存儲器所有芯片內(nèi)部存儲矩陣的同一行。,·芯片內(nèi)部I/O操作不一樣。讀出再生時(shí)芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時(shí)由于CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。 2）CPU訪存周期與存取周期的區(qū)別： CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取

13、周期是存儲器速度指標(biāo)之一，它反映了存儲器真正的工作周期時(shí)間。,3）分散刷新是在讀寫周期之后插入一個(gè)刷新周期，而不是在讀寫周期內(nèi)插入一個(gè)刷新周期，但此時(shí)讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。 4）刷新定時(shí)方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。,10. 半導(dǎo)體存儲器芯片的譯碼驅(qū)動(dòng)方式有幾種？ 解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。 線選法

14、：地址譯碼信號只選中同一個(gè)字的所有位，結(jié)構(gòu)簡單，費(fèi)器材； 重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。,11. 一個(gè)8K×8位的動(dòng)態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256×256形式，存取周期為0.1µs。試問采用集中刷新、分散刷新及異步刷新三種方式的刷新間隔各為多少？

15、 注：該題題意不太明確。實(shí)際上，只有異步刷新需要計(jì)算刷新間隔。 解：設(shè)DRAM的刷新最大間隔時(shí)間為2ms，則 異步刷新的刷新間隔 =2ms/256行 =0.0078125ms =7.8125µs 即：每7.8125µs刷新一行。 集中刷新時(shí)， 刷新最晚啟動(dòng)時(shí)間 =2ms-0.1µs×256行

16、 =2ms-25.6µs=1974.4µs,集中刷新啟動(dòng)后， 刷新間隔 = 0.1µs 即：每0.1µs刷新一行。 集中刷新的死時(shí)間 =0.1µs×256行 =25.6µs 分散刷新的刷新間隔 =0.1µs×2 =0.2µs

17、 即：每0.2µs刷新一行。 分散刷新一遍的時(shí)間 =0.1µs×2×256行 =51.2µs 則 分散刷新時(shí)， 2ms內(nèi)可重復(fù)刷新遍數(shù) =2ms/ 51.2µs ≈39遍,12. 畫出用1024×4位的存儲芯片組成一個(gè)容量為64K×8位的存儲器邏輯框圖。要求將64K分成4個(gè)頁

18、面，每個(gè)頁面分16組，指出共需多少片存儲芯片？（注：將存儲器分成若干個(gè)容量相等的區(qū)域，每一個(gè)區(qū)域可看做一個(gè)頁面。） 解：設(shè)采用SRAM芯片， 總片數(shù) = 64K × 8位 / 1024 × 4位 = 64 × 2 = 128片 題意分析：本題設(shè)計(jì)的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時(shí)也應(yīng)分三級畫。首先應(yīng)確定

19、各級的容量： 頁面容量 = 總?cè)萘?/ 頁面數(shù) = 64K × 8位 / 4 = 16K × 8位；,組容量 = 頁面容量 / 組數(shù) = 16K × 8位 / 16 = 1K × 8位； 組內(nèi)片數(shù) = 組容量 / 片容量

20、 = 1K×8位 / 1K×4位 = 2片；地址分配：,頁面號 組號 組內(nèi)地址,,,2 4 10,組邏輯圖如下：（位擴(kuò)展）,頁面邏輯框圖：（字?jǐn)U展）,存儲器邏輯框圖：（字?jǐn)U展）,13. 設(shè)有一個(gè)64K×8位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱存儲基元）？欲設(shè)計(jì)一

21、種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。 解： 存儲基元總數(shù) = 64K × 8位 = 512K位 = 219位； 思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較

22、好地壓縮線數(shù)。,設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2a × b = 219；b = 219-a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8，總和 = 16+8 = 24； …… …… 由上可

23、看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。 結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。,14. 某8位微型機(jī)地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問： （1）該機(jī)所允許的最大主存空間是多少？ （2）若每個(gè)模塊板為

24、32K×8位，共需幾個(gè)模塊板？ （3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？ （4）共有多少片RAM？ （5）CPU如何選擇各模塊板？,解： （1）218 = 256K，則該機(jī)所允許的最大主存空間是256K×8位（或256KB）； （2）模塊板總數(shù) = 256K×8 / 32K×8

25、 = 8塊； （3）板內(nèi)片數(shù) = 32K×8位 / 4K×4位 = 8 × 2 = 16片； （4）總片數(shù) = 16片× 8 = 128片； （5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：,板地址 片地址 片內(nèi)地址,,,3

26、 3 12,17 15 14 12 11 0,15. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀/寫命令信號（高電平為讀，低電平為寫）。現(xiàn)有這些存儲芯片：ROM（2K×8位，4K×4位，8K

27、15;8位），RAM（1K×4位，2K×8位，4K×8位），及74138譯碼器和其他門電路（門電路自定）。 試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲芯片的連接圖。要求如下： （1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)； （2）指出選用的存儲芯片類型及數(shù)量； （3）詳細(xì)畫出片選邏輯。,解： （1）地址空間分配圖如下：,

28、4K（ ROM）4K（SRAM）4K（SRAM）4K（SRAM）,……,,,,0000H~0FFFH1000H~1FFFH 2000H~2FFFH3000H~3FFFH …… FFFFH,Y0Y1Y2Y3…,,……,,A15=1,,A15=0,確定片選信號,4KB ROM,4KB RAM1,4KB RAM2,4KB RAM3,（2）選片：ROM：4K 

29、15; 4位：2片； RAM：4K × 8位：3片； （3）CPU和存儲器連接邏輯圖及片選邏輯：,討論： 1）選片：當(dāng)采用字?jǐn)U展和位擴(kuò)展所用芯片一樣多時(shí)，選位擴(kuò)展。 理由：字?jǐn)U展需設(shè)計(jì)片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引出即可。 本題如選用2K×8 ROM，則RAM也應(yīng)選2K×8的。否則片選要采用二級譯碼

30、，實(shí)現(xiàn)較麻煩。 當(dāng)需要RAM、ROM等多種芯片混用時(shí)，應(yīng)盡量選容量等外特性較為一致的芯片，以便于簡化連線。 2）應(yīng)盡可能的避免使用二級譯碼，以使設(shè)計(jì)簡練。但要注意在需要二級譯碼時(shí)如果不使用，會使選片產(chǎn)生二意性。,3）片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應(yīng)一致，如不一致時(shí)就要考慮二級譯碼。 4）其它常見錯(cuò)誤： ? EPROM的PD端接地；（PD為功率下降控制端，當(dāng)輸入為高時(shí)，進(jìn)入

31、功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。） ? ROM連讀/寫控制線-WE；（ROM無讀/寫控制端） 注：該題缺少“系統(tǒng)程序工作區(qū)”條件。,16. CPU假設(shè)同上題，現(xiàn)有8片8K×8位的RAM芯片與CPU相連。 （1）用74138譯碼器畫出CPU與存儲芯片的連接圖； （2）寫出每片RAM的地址范圍； （3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)，以A00

32、0H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。 （4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？,解： （1）CPU與存儲器芯片連接邏輯圖：,（2）地址空間分配圖：,（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯π酒钠x輸入端很可能總是處于低電平?？赡艿那闆r有：1）該片的CS

33、端與WE端錯(cuò)連或短路；2）該片的-CS端與CPU的MREQ端錯(cuò)連或短路；3）該片的CS端與地線錯(cuò)連或短路； 在此，假設(shè)芯片與譯碼器本身都是好的。,,,,,（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時(shí)存儲器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對A13=0的地址空間進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=1的對應(yīng)空間中去。,22. 某機(jī)字長為1

34、6位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。 解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：,08……M08K,19……M18K,210……M28K,311……M38K,412……M48K,513……M58K,614……M68K,715……M78K,,

35、,,,,,,,,存儲管理,,,,,,,,,,存儲總線,8體交叉訪問時(shí)序：,啟動(dòng)M0：啟動(dòng)M1：啟動(dòng)M2：啟動(dòng)M3：啟動(dòng)M4：啟動(dòng)M5：啟動(dòng)M6：啟動(dòng)M7：,,,,,,,,,,,,,t,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,單體存取周期,,,由圖可知：每隔1/8個(gè)存取周期就可在存儲總線上獲得一個(gè)數(shù)據(jù)。,23. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用M/-IO作為訪問存儲器或I/O的控制

36、信號（高電平為訪存，低電平為訪I/O)，-WR（低電平有效）為寫命令，-RD（低電平有效）為讀命令。設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲器?，F(xiàn)有右圖所示的存儲芯片及138譯碼器。 畫出CPU和存儲芯片（芯片容量自定）的連接圖，并寫出圖中每個(gè)存儲芯片的地址范圍（用十六進(jìn)制數(shù)表示）。,-OE 允許讀-WE 允許寫-CE 片選,解：芯片容量=64KB/8=8KB 每個(gè)芯片（體

37、）的地址范圍以8為模低位交叉分布如下：,方案1：8體交叉編址的CPU和存儲芯片的連接圖：,注：此設(shè)計(jì)方案只能實(shí)現(xiàn)八體之間的低位交叉尋址，但不能實(shí)現(xiàn)八體并行操作。,方案2：8體交叉并行存取系統(tǒng)體內(nèi)邏輯如下：,由于存儲器單體的存取周期為T，而CPU的總線訪存周期為（1/8）T，故體內(nèi)邏輯要支持單體的獨(dú)立工作速率。因此在SRAM芯片的外圍加了地址、數(shù)據(jù)的輸入/輸出緩沖裝置，以及控制信號的擴(kuò)展裝置。,CPU和各體的連接圖：由于存儲器單體的工作速

38、率和總線速率不一致，因此各體之間存在總線分配問題，存儲器不能簡單地和CPU直接相連，要在存儲管理部件的控制下連接。,,24. 一個(gè)4體低位交叉的存儲器，假設(shè)存取周期為T，CPU每隔1/4存取周期啟動(dòng)一個(gè)存儲體，試問依次訪問64個(gè)字需多少個(gè)存取周期？ 解：本題中，只有訪問第一個(gè)字需一個(gè)存取周期，從第二個(gè)字開始，每隔1/4存取周期即可訪問一個(gè)字，因此，依次訪問64個(gè)字需： 存取周期個(gè)數(shù) =(64-1)

39、5;(1/4)T+T =（63/4+1）T =15.75+1 =16.75T 與常規(guī)存儲器的速度相比，加快了：（64-16.75）T =47.25T 注：4體交叉存取雖然從理論上講可將存取速度提高到4倍，但實(shí)現(xiàn)時(shí)由于并行存取的分時(shí)啟動(dòng)需要一定的時(shí)間，故實(shí)際上只能提高到接近4倍。,25. 什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？ 解：程序運(yùn)行的局部性

40、原理指：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大 (大約 5:1 )。存儲系統(tǒng)中Cache—主存層次采用了程序訪問的局部性原理。,26. 計(jì)算機(jī)中設(shè)置Cache的作用是什么？能不能把Cache的容量擴(kuò)大，最后取代主存，為什么？ 答：計(jì)算機(jī)中設(shè)置Cache主要是為了加速CPU訪存速度；

41、不能把Cache的容量擴(kuò)大到最后取代主存，主要因?yàn)镃ache和主存的結(jié)構(gòu)原理以及訪問機(jī)制不同（主存是按地址訪問，Cache是按內(nèi)容及地址訪問）。,27. Cache制作在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？ 答：Cache做在CPU芯片內(nèi)主要有下面幾個(gè)好處： 1）可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時(shí)不必占用外部總線； 2）Cac

42、he不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率； 3）可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高；,將指令Cache和數(shù)據(jù)Cache分開有如下好處： 1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成； 2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性； 3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持

43、更為靈活，既可支持整數(shù)（例32位），也可支持浮點(diǎn)數(shù)據(jù)（如64位）。,補(bǔ)充討論： Cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級實(shí)現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個(gè)片外Cache（L2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度（主存—L2—L1）。,28. 設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。（1）設(shè)計(jì)

44、Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設(shè)計(jì)主存地址格式。（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。（4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。（5）若存儲字長為32位，存儲器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式。,,解：（1）,故，Cache共有512塊。Cache的塊號占9位。每塊4個(gè)字，塊內(nèi)地址占2位。,（2）直接映射方式下主存地址格式為：,（3）四路組相聯(lián)，主存地址格式

45、為：,（4）全相聯(lián)映射，主存地址格式為：,（5）依次地址格式如下所示：,29. 假設(shè)CPU執(zhí)行某段程序時(shí)共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問時(shí)間和效率，試問該系統(tǒng)的性能提高了多少？,解：,,ta=0.96×30ns+(1-0.96) ×150ns=34.8ns,Cache-主存系統(tǒng)的訪

46、問效率為：e=(tc/ta) ×100%=30/34.8×100%=86.2%,性能為原來的150ns/34.8ns=4.31倍，即提高了3.31倍。,30. 一個(gè)組相聯(lián)映射的Cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和Cache的地址各為幾位？畫出主存的地址格式。,解：Cache：64×128=213 Cache的地址位數(shù)：13位。主

47、存： 4096×128=219 主存的地址位數(shù)：19位cache組數(shù)：64/4=16 ，組地址所占的位數(shù)為4位，每一塊由128字組成，則，字塊內(nèi)地址為7位。主存字塊標(biāo)記的位數(shù)為：19-4-7=8（位），其格式如下所示：,31. 設(shè)主存容量為1MB，采用直接映射方式的Cache容量為16KB，塊長為4，每字32位。試問主存地址為ABCDEH的存儲單元在Cache中的什么位置？,解：(1)直接映射方式下主存的地址格式為：

48、 因塊長4個(gè)字，每字32位4個(gè)字節(jié)，所以塊內(nèi)地址為4位，Cache的塊數(shù)為：16KB/16B=1K=210（塊），故，緩存塊地址位數(shù)為10，因主存容量為1MB，則，主存以字節(jié)為尋址單位的地址為數(shù)為20位，由此可知，主存字塊標(biāo)記的位數(shù)為：20-4-10=6（位）,（2）地址ABCDEH，按直接映射方式把地址ABCDEH轉(zhuǎn)換為20位二進(jìn)制的主存地址格式為：,1010 1011 1100 1101 1110,因主存地址格式為3

49、個(gè)字段，所以把上面的地址按（1）中的地址格式也分為3個(gè)字段，則為：,所以，地址ABCDEH地址單元在Cache的11 11001101 B（或3CDH，973）塊的第1110B（14）個(gè)字節(jié)。,32. 設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個(gè)字，每字32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映射（即Cache每組內(nèi)共有4個(gè)字塊）的Cache組織。（1）畫出主存地址字段中各段的位數(shù)；（2）設(shè)Cache的初態(tài)為空，CPU依次從主

50、存第0、1、2……89號單元讀出90個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀8次，問命中率是多少？（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度約提高多少倍？,（1）根據(jù)每字塊有8個(gè)字，每字32位（4字節(jié)），得出主存地址字段中字塊內(nèi)地址為3+2=5位。 根據(jù)Cache容量為16KB=214B，字塊大小為8*32/8=32=25B，得Cache地址共14位，Cache共有214-5=29塊

51、。 根據(jù)四路組相聯(lián)映射，Cache共分為29/22=27組。根據(jù)主存容量為4MB=222B，得主存地址共22位，主存字塊標(biāo)記為22-7-5=10位，故主存地址格式為：,,（2）由于每個(gè)字塊中有8個(gè)字，而且初態(tài)為空，因此CPU讀第0號單元時(shí)，未命中，必須訪問主存，同時(shí)將該字所在的主存塊調(diào)入Cache第0組中的任一塊內(nèi)，接著CPU讀第1~7號單元時(shí)均命中。同理，CPU讀第8，16，…，88號時(shí)均未命中。可見，CPU在連續(xù)讀90

52、個(gè)字中共有12次未命中，而后8次循環(huán)讀90個(gè)字全部命中，命中率為：,,（3）設(shè)Cache的周期為t，則主存周期為6t，沒有Cache的訪問時(shí)間為6t×90×8，有Cache的訪問時(shí)間為t(90×8-12)+6t×12，則有Cache和無Cache相比，速度提高的倍數(shù)為：,,35. 畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫電流波形圖。 解：,,36. 以寫入

53、1001 0110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。 解：寫電流波形圖如下：,FM:MFM:MFM:,,,,,,,,,1 0 0 1 0 1 1 0,,,,,,,,,,,,,,,,,,,,,,,,,,t,,,,,,,,1 0 0 1 0 1 1 0頻率提高一倍后的MFM

54、制。,t,,,,,,,,,,,,比較： 1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同； 2）MFM制除連續(xù)一串“0”時(shí)兩個(gè)0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化； 3）FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時(shí)位周期時(shí)間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高

55、一倍時(shí)，其寫電流頻率與FM制的寫電流頻率相當(dāng)；,4）由于MFM制并不是每個(gè)位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個(gè)位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。,,37. 畫出調(diào)相制記錄01100010的驅(qū)動(dòng)電流、記錄磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。 解：,I：?：e：T：D：,,,,,,,,,0 1 1 0 0

56、 0 1 0,,,,,,,,,,,,,,t,,t,,t,t,t,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,寫入,讀出,注意： 1）畫波形圖時(shí)應(yīng)嚴(yán)格對準(zhǔn)各種信號的時(shí)間關(guān)系。 2）讀出感應(yīng)信號不是方波而是與磁翻轉(zhuǎn)邊沿對應(yīng)的尖脈沖； 3）同步脈沖的出現(xiàn)時(shí)間應(yīng)能“包裹”要選的讀出感應(yīng)信號，才能保證選通有

57、效的讀出數(shù)據(jù)信號，并屏蔽掉無用的感應(yīng)信號。PE記錄方式的同步脈沖應(yīng)安排對準(zhǔn)代碼周期的中間。 4）最后讀出的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。,38. 磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分。 （1）共有多少存儲面可用？ （2）共有多少柱面？ （3）盤組總存儲容量是多少？

58、（4）數(shù)據(jù)傳輸率是多少？,解：（1）共有：6×2 = 12個(gè)存儲面可用；（2）有效存儲區(qū)域 =（33-22）/2 = 5.5cm 柱面數(shù) = 40道/cm × 5.5cm= 220道（3）內(nèi)層道周長=22?cm= 69.08cm 道容量=400位/cm×69.08cm

59、 = 3454B 面容量=3454B×220道 = 759 880B 盤組總?cè)萘?=759，880B×12面 = 9，118，560B,（4）轉(zhuǎn)速 = 3600轉(zhuǎn) / 60秒 = 60轉(zhuǎn)/秒 數(shù)據(jù)傳輸率 = 3454B × 60轉(zhuǎn)/秒

60、 = 207，240 B/S 注意： 1）?的精度選取不同將引起答案不同，一般取兩位小數(shù)； 2）柱面數(shù)?盤組總磁道數(shù)（=一個(gè)盤面上的磁道數(shù)） 3）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)； 4）數(shù)據(jù)傳輸率的單位時(shí)間是秒，不是分。,39. 某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米5道，每道記錄信息12 288字節(jié)，最小磁道直徑為230mm，共有275道，求： （1）磁盤

61、存儲器的存儲容量； （2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盤數(shù)據(jù)傳輸率； （4）平均等待時(shí)間。,解： （1）存儲容量 = 275道×12 288B/道×4面 = 13 516 800B （2）最高位密度 = 12 288B/230?≈17B/mm≈136位/mm（向下取整） 最大磁道直徑 =230mm+

62、275道/(5道/mm) × 2 = 230mm + 110mm = 340mm 最低位密度 = 12 288B / 340?≈11B/mm≈92位 / mm （向下取整） （3）磁盤數(shù)據(jù)傳輸率 = 12 288B × 3000轉(zhuǎn)/分 =12 288B × 50轉(zhuǎn)/秒=614 400B/S （4）平均等待時(shí)間 =

63、 1/50 / 2 = 10ms,討論： 1、本題給出的道容量單位為字節(jié)，因此算出的存儲容量單位也是字節(jié)，而不是位； 2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米）； 3、平均等待時(shí)間是磁盤轉(zhuǎn)半圈的時(shí)間，與容量無關(guān)。,40. 采用定長數(shù)據(jù)塊記錄格式的磁盤存儲器，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？ 答：采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是一個(gè)記錄塊（數(shù)據(jù)塊）

64、，尋址命令中可用如下格式表示磁盤地址：,41. 設(shè)有效信息為110，試用生成多項(xiàng)式G(x) =11011將其編成循環(huán)冗余校驗(yàn)碼。 解：編碼過程如下： M(x) =110 n =3 G(x) =11011 k+1 =5 k =4 M(x)·x4 =110 0000 M(x)·x4/G(x) =110 0000/

65、11011 =100+1100/11011 R(x) =1100 M(x)·x4+R(x) =110 0000+1100 =110 1100 =CRC碼 （7，3）碼 注：此題的G(x)選得不太好，當(dāng)最高位和最低位出錯(cuò)時(shí)，余數(shù)相同，均為0001。此時(shí)只能檢錯(cuò)，無法糾錯(cuò)。,42. 有一個(gè)（7，4）碼，生成多項(xiàng)式G(x) =x3+x+1，寫出代碼1001的循環(huán)

66、冗余校驗(yàn)碼。 解：編碼過程如下： M(x) =1001 n =4 G(x) =x3+x+1 =1011 k+1 =4 k =3 M(x)·x3 =1001 000 M(x)·x3/G(x) =1001 000/1011 =1010+110/1011 R(x) =110