計(jì)算機(jī)組成原理課程設(shè)計(jì)---內(nèi)存擴(kuò)充與cpu連接

1、<p><b>　　課 程 設(shè) 計(jì)</b></p><p>　　課程名稱 計(jì)算機(jī)組成原理 </p><p>　　題目名稱 內(nèi)存擴(kuò)充與CPU連接 </p><p>　　學(xué)生系部 信息與計(jì)算機(jī)學(xué)部 </p><p>　　專業(yè)班級(jí) 08信息管理2班 </p&g

2、t;<p>　　學(xué) 號(hào) </p><p><b>　　目錄</b></p><p>　　1.引言…………………………………………………………….2</p><p>　　1.1設(shè)計(jì)目的及意義…………………………………..2</p><p>　　1.2設(shè)計(jì)任務(wù)…………………………

3、………………..2</p><p>　　1.3設(shè)計(jì)要求…………………………………………..2</p><p>　　2.正文…………………………………………………….3</p><p>　　3.圖表…………………………………………….............4</p><p>　　4.結(jié)論……………………………………………...........

4、..6</p><p>　　5.參考文獻(xiàn)……………………………………….............6</p><p>　　6.心得體會(huì)……………………………………….............7</p><p><b>　　1.引言</b></p><p><b>　　1.1 設(shè)計(jì)目的</b></

5、p><p>　　“計(jì)算機(jī)組成原理”是計(jì)算機(jī)類各專業(yè)學(xué)生必修核心課程之一，它主要討論計(jì)算機(jī)各大部件的基本組成原理，各大部件互連構(gòu)成整機(jī)系統(tǒng)的技術(shù)。在學(xué)生系統(tǒng)完成各大部件原理的學(xué)習(xí)以后，有必要根據(jù)要求把各部件組織起來，成為計(jì)算機(jī)內(nèi)部的一個(gè)大的部件，以至整機(jī)硬件或構(gòu)成計(jì)算機(jī)的主機(jī)。從而加深學(xué)生對(duì)計(jì)算機(jī)的整體認(rèn)識(shí)。</p><p><b>　　1.2 設(shè)計(jì)任務(wù)</b></p

6、><p>　　內(nèi)存擴(kuò)充與CPU連接——現(xiàn)有如下存儲(chǔ)芯片：2KX1 的ROM，4KX1的RAM，8KX1的ROM。若用它們組成容量為16KB的存儲(chǔ)器，前4KB為ROM，后12KB為RAM。構(gòu)成的容量為16KB的存儲(chǔ)器接到8086CPU芯片。8086是一個(gè)16位數(shù)據(jù)總線和20位地址總線的芯片。</p><p><b>　　1.3 設(shè)計(jì)要求</b></p><

7、;p><b>　　主要設(shè)計(jì)要求如下：</b></p><p>　　計(jì)算出各種存儲(chǔ)芯片各用多少片？若給出的芯片沒有用上，要做出說明。</p><p>　　正確選擇譯碼器與門電路，并正確地于CPU連接，相應(yīng)地畫出邏輯結(jié)構(gòu)圖和組成框圖。</p><p>　　說明：圖中凡與芯片直接連接的地址總線和數(shù)據(jù)總線均用粗黑線畫，其他線用細(xì)線畫。</p

8、><p>　　分析一下組成的存儲(chǔ)器有無地址重疊的現(xiàn)象。若有，是何原因。</p><p>　　說明邏輯結(jié)構(gòu)圖各部件的功能。</p><p><b>　　2.正文</b></p><p>　　由于課程設(shè)計(jì)的要求，要組成容量為16KB的存儲(chǔ)器，前4KB為ROM，后12KB為RAM，根據(jù)所給的芯片，計(jì)算得出一共要用2個(gè)2KX1的RO

9、M和3個(gè)4KX1的RAM。不需要用到8KX1的ROM，因?yàn)樗呀?jīng)超出了ROM大小的需求。</p><p>　　邏輯結(jié)構(gòu)圖和組成框圖如圖1所示，是有8086CPU，存儲(chǔ)單元和2:4譯碼器三大部分組成，其中還包括有數(shù)據(jù)選擇器與多條數(shù)據(jù)總線和地址總線等。</p><p>　　組成的存儲(chǔ)器是存在地址重疊的現(xiàn)象：地址重疊的使用，是為了節(jié)省地址存儲(chǔ)空間，提高尋址速度。但因?yàn)椴捎昧瞬煌牟僮髦噶罴翱刂菩?/p>

10、號(hào)的選擇，所以不會(huì)發(fā)生混亂。</p><p>　　邏輯結(jié)構(gòu)圖中有8086 CPU，存儲(chǔ)單元和2:4譯碼器等三大部件。功能如下：</p><p>　　8086 CPU的內(nèi)部結(jié)構(gòu)從功能可分成總線接口單元和執(zhí)行單元兩部分；其中總線接口單元負(fù)責(zé)管理8086與系統(tǒng)總線的接口，負(fù)責(zé)CPU對(duì)存儲(chǔ)器和外設(shè)進(jìn)行訪問；而執(zhí)行單元?jiǎng)t負(fù)責(zé)指令的譯碼、執(zhí)行和數(shù)據(jù)的運(yùn)算。</p><p>　　

11、存儲(chǔ)單元的功能則是用來短暫存放程序和數(shù)據(jù)。CPU將需要運(yùn)算的數(shù)據(jù)調(diào)到存儲(chǔ)單元中進(jìn)行運(yùn)算，當(dāng)運(yùn)算完成后CPU再將結(jié)果傳送出來。</p><p>　　2:4譯碼器有2個(gè)輸入端和4個(gè)輸出端，將輸入的每個(gè)二進(jìn)制代碼翻譯成相應(yīng)的輸出信號(hào)。在譯碼的過程中，任何時(shí)刻只有一個(gè)輸出端為有效電平，且其余輸出端都為相反的電平。</p><p><b>　　3.圖表</b></p>

12、;<p>　?。?）8086CPU引腳圖</p><p>　　GND——地線，輸入 AD 0-AD 15—，數(shù)據(jù)/地址復(fù)用線，雙向，三態(tài)</p><p>　　AD16——AD19—，地址/狀態(tài)復(fù)用線，輸出、三態(tài)</p><p>　　RD——讀控制，輸入 CLK——系統(tǒng)時(shí)鐘，輸入 </p><p>　　Vcc——電源+

13、5V，輸入 ALE——允許地址鎖定，輸出</p><p>　　RESET——系統(tǒng)復(fù)位，輸入 READY——等待狀態(tài)請(qǐng)求，輸入</p><p>　　WR——寫控制，輸出，三態(tài)</p><p><b>　　GNDVcc</b></p><p><b>　　AD14AD15</b></p

14、><p><b>　　A16/S3</b></p><p><b>　　A17/S4</b></p><p><b>　　A18/S5</b></p><p><b>　　A19/S6</b></p><p><b>　　&#

15、183;</b></p><p><b>　　·</b></p><p><b>　　·RD</b></p><p><b>　　WR(LOCK)</b></p><p>　　AdoALE(QSo)</p><p>

16、<b>　　CLKRESET</b></p><p><b>　　GNDREADY</b></p><p>　?。?）內(nèi)存芯片邏輯圖 </p><p>　　A10—A0——地址總線 WE——寫讀引腳</p><p>　　D7-D0——數(shù)據(jù)總線 CS——芯片選

17、擇引腳</p><p>　?。?）系統(tǒng)運(yùn)作流程圖</p><p><b>　　組成框圖：</b></p><p>　　（4）譯碼器與門電路邏輯圖</p><p><b>　　4.結(jié)論</b></p><p>　　本次課程設(shè)計(jì)流程是先對(duì)整個(gè)項(xiàng)目進(jìn)行系統(tǒng)分析；然后對(duì)項(xiàng)目進(jìn)行硬件設(shè)

18、計(jì)，按所給出的8086 CPU，2KX1的ROM，4KX1的RAM，譯碼器與門電路，把各部件組織起來成功實(shí)現(xiàn)內(nèi)存擴(kuò)充與CPU連接。設(shè)計(jì)出的系統(tǒng)基本具備需要的所有功能，實(shí)驗(yàn)證明硬件連接沒有出錯(cuò)。</p><p><b>　　5.參考文獻(xiàn)</b></p><p>　　(1) 王愛英，計(jì)算機(jī)組成與結(jié)構(gòu)(第二版)，北京：清華大學(xué)出版社 1995</p><