2023年全國(guó)碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩25頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、<p><b>  本科生課程設(shè)計(jì)</b></p><p>  題 目: 汽車尾燈控制電路 </p><p>  課 程: 數(shù)字電子技術(shù)基礎(chǔ) </p><p>  專 業(yè): ___________________</p><

2、p>  學(xué) 號(hào): ___________ </p><p>  姓 名: _______ </p><p>  指導(dǎo)教師: ______ </p><p>  完成日期: 2012.05.29

3、 </p><p><b>  總 目 錄</b></p><p>  第一部分:任務(wù)書 </p><p>  第二部分:課程設(shè)計(jì)報(bào)告</p><p><b>  第 一 部 分</b></p><p><b>  任</b></p&g

4、t;<p><b>  務(wù)</b></p><p><b>  書</b></p><p>  《數(shù)字電子技術(shù)基礎(chǔ)》課程設(shè)計(jì)任務(wù)書</p><p><b>  一、課程設(shè)計(jì)的目的</b></p><p>  本課程是在學(xué)完《數(shù)字電子技術(shù)基礎(chǔ)》、《數(shù)字電子技術(shù)實(shí)驗(yàn)》

5、之后,集中一周時(shí)間,進(jìn)行的復(fù)雜程度較高、綜合性較強(qiáng)的設(shè)計(jì)課題的實(shí)做訓(xùn)練。主要包括:方案論證、系統(tǒng)電路分析、單元功能電路設(shè)計(jì)、元器件選擇、安裝調(diào)試、計(jì)算機(jī)輔助設(shè)計(jì)、系統(tǒng)綜合調(diào)試與總結(jié)等。使學(xué)生在《數(shù)字電子技術(shù)》基本知識(shí)、實(shí)踐能力和綜合素質(zhì)、創(chuàng)新意識(shí)、水平諸方面得到全面提高,為后續(xù)課程的學(xué)習(xí),為培養(yǎng)應(yīng)用型工程技術(shù)人才打下重要基礎(chǔ)。通過本課程設(shè)計(jì)可培養(yǎng)和提高學(xué)生的科研素質(zhì)、工程意識(shí)和創(chuàng)新精神。真正實(shí)現(xiàn)了理論和實(shí)際動(dòng)手能力相結(jié)合的教學(xué)改革要求。

6、</p><p><b>  二、課程設(shè)計(jì)的要求</b></p><p>  1、加強(qiáng)對(duì)電子技術(shù)電路的理解,學(xué)會(huì)查尋資料、方案比較,以及設(shè)計(jì)計(jì)算等環(huán)節(jié),進(jìn)一步提高分析解決實(shí)際問題的能力。</p><p>  2、獨(dú)立開展電路實(shí)驗(yàn),鍛煉分析、解決電子電路問題的實(shí)際本領(lǐng),真正實(shí)現(xiàn)由知識(shí)向技能的轉(zhuǎn)化。</p><p>  3、

7、獨(dú)立書寫課程設(shè)計(jì)報(bào)告,報(bào)告應(yīng)能正確反映設(shè)計(jì)思路和原理,反映安裝、調(diào)試中解決各種問題。</p><p>  三、課程設(shè)計(jì)進(jìn)度安排</p><p>  1、方案設(shè)計(jì);(一天)</p><p>  根據(jù)設(shè)計(jì)任務(wù)書給定的技術(shù)指導(dǎo)和條件,進(jìn)行調(diào)查研究、查閱參考文獻(xiàn),進(jìn)行反復(fù)比較和可行性論證,確定出方案電路,畫出主要單元電路,數(shù)據(jù)通道,輸入、輸出及重要控制信號(hào)概貌的框圖。<

8、;/p><p>  2、 電路設(shè)計(jì):(一天)</p><p>  根據(jù)方案設(shè)計(jì)框圖,并畫出詳細(xì)的邏輯圖</p><p>  3、 裝配圖設(shè)計(jì):(半天)</p><p>  根據(jù)給定的元器件,結(jié)合邏輯圖,設(shè)計(jì)出電路制作的具體裝配圖(即繪出組件數(shù)量,管腳號(hào)以及器件布置的實(shí)際位置)。同時(shí)配以必要的文字說明。</p><p>  

9、4、 電路制作:(一天半)</p><p>  對(duì)選定的設(shè)計(jì),按裝配圖進(jìn)行裝配,調(diào)試實(shí)驗(yàn)。</p><p>  5、 總結(jié)鑒定:(半天)</p><p>  考核樣機(jī)是否全面達(dá)到現(xiàn)定的技術(shù)指標(biāo),能否長(zhǎng)期可靠地工作,并寫出設(shè)計(jì)總結(jié)報(bào)告。</p><p><b>  四、設(shè)計(jì)題目及內(nèi)容</b></p><

10、p><b>  汽車尾燈控制電路</b></p><p> ?。?)汽車左右共有三個(gè)尾燈,共計(jì)六個(gè),用二個(gè)控制開關(guān)控制;</p><p> ?。?)汽車正常運(yùn)行時(shí),六燈全亮;汽車右轉(zhuǎn)時(shí),右邊三個(gè)尾燈自左向右巡回點(diǎn)亮;汽車左轉(zhuǎn)時(shí),左邊三個(gè)尾燈自右向左巡回點(diǎn)亮;汽車停車時(shí),六個(gè)尾燈同時(shí)閃爍。</p><p> ?。?)汽車在正常運(yùn)行、左轉(zhuǎn)、右

11、轉(zhuǎn)和停車時(shí),對(duì)應(yīng)顯示“”、“R”、“L”、及“P”。</p><p> ?。?)左轉(zhuǎn)、右轉(zhuǎn)和停車時(shí),應(yīng)該有“滴滴”提示音。</p><p><b>  五、設(shè)計(jì)要求</b></p><p>  1.用中小型規(guī)模集成電路設(shè)計(jì)出所要求的電路;</p><p>  2. 在實(shí)驗(yàn)箱上安裝、調(diào)試出所設(shè)計(jì)的電路。</p>

12、<p>  3. 部分課題要求用可編程邏輯器件(FPGA/CPLD)設(shè)計(jì)實(shí)現(xiàn);</p><p>  4. 在EDA編程實(shí)驗(yàn)系統(tǒng)上完成硬件系統(tǒng)的功能仿真。</p><p>  5. 寫出設(shè)計(jì)、調(diào)試、總結(jié)報(bào)告。</p><p><b>  六 、器件與器材</b></p><p>  1、 二輸入四與非門

13、 74LS00</p><p>  2、 四輸入雙與非門 74LS20</p><p>  3、 六倒相器 74LS04</p><p>  4、 八輸入與非門 74LS30</p><p>  5、 正沿雙D觸發(fā)器 74LS74

14、</p><p>  6、 3線-8線譯碼器 74LS138</p><p>  7、 可逆移位寄存器 74LS194</p><p>  8、 同步十進(jìn)制可逆加、減計(jì)數(shù)器 (8421 BCD碼) 74LS192</p><p>  9、

15、同步十進(jìn)制加法計(jì)數(shù)器 74LS160</p><p>  10、振蕩分頻器 CD4060</p><p>  11、BCD七段顯示譯碼器 74LS48</p><p>  12、雙四選一數(shù)據(jù)選擇器 74LS153</p>&

16、lt;p>  13、八線驅(qū)動(dòng)器 74LS244</p><p>  14、555定時(shí)器 555</p><p>  15、LED共陰七段數(shù)碼管 BS207</p><p>  16、石英晶體(4M、2 M、32768 HZ)<

17、/p><p>  17、微動(dòng)開關(guān)、撥盤開關(guān)、繼電器、LED(紅、綠、藍(lán))、電阻、電容、二極管、三極管、光敏二、三極管、導(dǎo)線……等。</p><p><b>  七、使用儀器設(shè)備</b></p><p>  1、 穩(wěn)壓電源(±5V,±15V);</p><p><b>  2、 實(shí)驗(yàn)電路箱;<

18、;/b></p><p><b>  3、 信號(hào)發(fā)生器;</b></p><p><b>  4、 示波器</b></p><p>  5、 PC機(jī)(裝有MAX+PLUSII軟件);</p><p>  6、 EDA編程系統(tǒng)實(shí)驗(yàn)箱等。</p><p><b>

19、  八、參考文獻(xiàn)</b></p><p>  1、“模擬電子技術(shù)基礎(chǔ)”和“數(shù)字電子技術(shù)基礎(chǔ)”教材;</p><p>  2、有關(guān)“電子技術(shù)課程設(shè)計(jì)指導(dǎo)書”;</p><p>  3、“集成電路特性應(yīng)用手冊(cè)”;</p><p>  7、 EDA技術(shù)使用教程</p><p><b>  8、 其他。&

20、lt;/b></p><p>  九、設(shè)計(jì)總結(jié)報(bào)告主要內(nèi)容</p><p><b>  1、 任務(wù)及要求;</b></p><p><b>  2、 方案特點(diǎn);</b></p><p>  3、 各組成部分及工作原理(應(yīng)結(jié)合框圖寫);</p><p>  4、 單元電路

21、設(shè)計(jì)與調(diào)試;</p><p><b>  5、 總邏輯圖;</b></p><p><b>  6、 總裝配圖;</b></p><p>  7、 實(shí)驗(yàn)仿真結(jié)果;</p><p>  8、 實(shí)驗(yàn)結(jié)果分析(畫出必要的波形,進(jìn)行測(cè)量精度和誤差分析);</p><p>  9、 調(diào)

22、試中出現(xiàn)問題的解決;</p><p>  10、改進(jìn)意見及收獲體會(huì)等。</p><p><b>  第 二 部 分</b></p><p><b>  課</b></p><p><b>  程</b></p><p><b>  設(shè)</

23、b></p><p><b>  計(jì)</b></p><p><b>  報(bào)</b></p><p><b>  告</b></p><p><b>  目 錄</b></p><p>  1 設(shè)計(jì)任務(wù)及要求….…………

24、...…………………………………………………………( 9 )</p><p>  2可編程邏輯器件簡(jiǎn)介…………………………………………………………….(9)</p><p>  3 總方案設(shè)計(jì)……………………..……………………………………………………….(14)</p><p>  2.1 總體設(shè)計(jì)方案…..……..……….………………………………………………….

25、 (14 ) 2.2 方案特點(diǎn) ……………………………………………...….………………….……..(15)</p><p>  4三進(jìn)制電路設(shè)計(jì)…………………………………………………………………...….…(16)</p><p>  3.1電路設(shè)計(jì)………………………………………………………………………..……(16)</p><p>  3.2 功能仿真……

26、………………………………………………………………..………(16)</p><p>  5 數(shù)碼管顯示電路設(shè)……………………………………………………………………...(17)</p><p>  4.1功能表……………………………………………………………………………..… (17)</p><p>  4.2 電路設(shè)計(jì)………………………………………………………………

27、…..…………(17)</p><p>  4.3 功能仿真………………………………………………………………………..……(17)</p><p>  6尾燈控制電路設(shè)計(jì)………………………………………………………………..…..…(20)</p><p>  5.1功能表………………………………………………………………………....….…(20)</p>

28、<p>  5.2電路設(shè)計(jì)…………………………………………………………………………..…(20)</p><p>  5.3 功能仿真………………………………………………………………………….…(20)</p><p>  7 總體設(shè)計(jì)…………………………………………………………………………………(24)</p><p>  6.1電路設(shè)計(jì)………………

29、……………………………………………………….……(24)</p><p>  6.2 功能仿真…………………………………………………………………………….(24)</p><p>  8系統(tǒng)硬件電路實(shí)現(xiàn)………………………………………………………………………(25)</p><p>  7.1電路搭接………………………………………………………………………….…(25)

30、</p><p>  7.2功能測(cè)試…………………………………………………………………………..…(25)</p><p>  9 改進(jìn)意見及收獲體會(huì)……………………………………………………………….…(27)</p><p>  10 器件明細(xì)清單………………………………………………………………….……..(28)</p><p>  參考

31、文獻(xiàn)…………………………………………………………………....…………....…(28)</p><p>  1.可編程邏輯器件簡(jiǎn)介</p><p>  可編程邏輯器件課程與電路CAD課程都屬于EDA范疇,即即電子設(shè)計(jì)自動(dòng)化,是Electronic Design Automation的英文縮寫。其發(fā)展歷程可分為:(1)手工設(shè)計(jì)階段(2)早期電子CAD技術(shù)(3)電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)(

32、4)SOC、ESDA設(shè)計(jì)技術(shù)。(其中SOC:System On a Chip,ESDA:Electronic System Design Automation)</p><p>  它有廣義和狹義兩種定義方式,其廣義定義范圍包括:半導(dǎo)體工藝設(shè)計(jì)自動(dòng)化、可編程器件設(shè)計(jì)自動(dòng)化、電子系統(tǒng)設(shè)計(jì)自動(dòng)化、印刷電路板設(shè)計(jì)自動(dòng)化、仿真與測(cè)試、故障診斷自動(dòng)化、形式驗(yàn)證自動(dòng)化,這些都通稱為EDA工程。</p><

33、p>  EDA技術(shù)的狹義定義為以大規(guī)??删幊踢壿嬈骷樵O(shè)計(jì)載體,以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式,以計(jì)算機(jī)、大規(guī)模可編程器件的開發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具,自動(dòng)完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真,直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作,最終形成集成電子系統(tǒng)或?qū)S眉尚酒囊婚T多學(xué)科融合的新技術(shù)。  可編程邏輯器件

34、課程的主要內(nèi)容</p><p>  EDA技術(shù)涉及面廣,內(nèi)容豐富,從教學(xué)和實(shí)用的角度看,主要應(yīng)掌握如下四個(gè)方面的內(nèi)容:(1)大規(guī)??删幊踢壿嬈骷?;(2)硬件描述語言;(3)軟件開發(fā)工具;(4)實(shí)驗(yàn)開發(fā)系統(tǒng)。其中,大規(guī)??删幊踢壿嬈骷抢肊DA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體,硬件描述語言是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段,軟件開發(fā)工具是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)設(shè)計(jì)工具,實(shí)驗(yàn)開發(fā)系統(tǒng)則是

35、利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。</p><p>  (1) 大規(guī)??删幊踢壿嬈骷?lt;/p><p>  可編程邏輯器件(簡(jiǎn)稱PLD)是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。FPGA和CPLD分別是現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱,現(xiàn)在,F(xiàn)PGA和CPLD器件的應(yīng)用已十分廣泛,它們將隨著EDA技術(shù)的發(fā)展而成為電子設(shè)計(jì)領(lǐng)域的重要角色。國(guó)際上

36、生產(chǎn)FPGA/CPLD的主流公司,并且在國(guó)內(nèi)占有市場(chǎng)份額較大的主要是Xilinx, Altera, lattice三家公司。Xilinx公司的FPGA器件有XC2000,XC3000,XC4000,XC4000E,XC4000XLA, XC5200系列等,可用門數(shù)為1200~18000;Altera公司的CPLD器件有FLEX600,FLEX8000,FLEX10K,FLEX10KE系列等,提供門數(shù)為5000~25000;lattice

37、公司的ISP-PLD器件有ispLSI1000, ispLSI2000, ispLSI3000, ispLSI6000系列等,集成度多達(dá)25000個(gè)PLD等效門。</p><p>  FPGA在結(jié)構(gòu)上主要分為三個(gè)部分,即可編程邏輯單元,可編程輸入/輸出單元和可編程連線三個(gè)部分。CPLD在結(jié)構(gòu)上主要包括三個(gè)部分,即可編程宏單元,可編程輸入/輸出單元和可編程內(nèi)部連線。</p><p>  高集

38、成度、高速度和高可靠性是FPGA/CPLD最明顯的特點(diǎn),其時(shí)鐘延時(shí)可小至ns級(jí),結(jié)合其并行工作方式,在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控方面有著非常廣闊的應(yīng)用前景。在高可靠應(yīng)用領(lǐng)域,如果設(shè)計(jì)得當(dāng),將不會(huì)存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。FPGA/CPLD的高可靠性還表現(xiàn)在幾乎可將整個(gè)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)所謂片上系統(tǒng),從而大大縮小了體積,易于管理和屏蔽。</p><p>  由于FPGA/CPLD的集成

39、規(guī)模非常大,可利用先進(jìn)的EDA工具進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā)。由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系,因而設(shè)計(jì)開發(fā)成功的各類邏輯功能塊軟件有很好的兼容性和可移植性。它幾乎可用于任何型號(hào)和規(guī)模FPGA/CPLD中,從而使得產(chǎn)品設(shè)計(jì)效率大幅度提高??梢栽诤芏虝r(shí)間內(nèi)完成十分復(fù)雜的系統(tǒng)設(shè)計(jì),這正是產(chǎn)品快速進(jìn)入市場(chǎng)最寶貴的特征。美國(guó)IT公司認(rèn)為,一個(gè)ASIC80%的功能可用于IP核等現(xiàn)成邏輯合成。而未來

40、大系統(tǒng)的FPGA/CPLD設(shè)計(jì)僅僅各類再應(yīng)用邏輯與IP核(Core)的拼裝,其設(shè)計(jì)周期將更短。與ASIC設(shè)計(jì)相比,F(xiàn)PGA/CPLD顯著的優(yōu)勢(shì)是開發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速度快、市場(chǎng)適應(yīng)能力強(qiáng)核硬件升級(jí)回旋余地大,而且當(dāng)產(chǎn)品定型核產(chǎn)量擴(kuò)大后,可將在生產(chǎn)中達(dá)到充分檢驗(yàn)的VHDL設(shè)計(jì)迅速實(shí)現(xiàn)ASIC投產(chǎn)。</p><p>  對(duì)于一個(gè)開發(fā)項(xiàng)目,究竟是選擇FPGA還是選擇CPLD呢?主要看開發(fā)項(xiàng)目本身的需要。對(duì)于

41、普通規(guī)模,且產(chǎn)量不是很大的產(chǎn)品項(xiàng)目,通常使用CPLD比較好。對(duì)于大規(guī)模的邏輯設(shè)計(jì)ASIC設(shè)計(jì),或單片系統(tǒng)設(shè)計(jì),則多采用FPGA。另外,F(xiàn)PGA掉電后將丟失原有的邏輯信息,所以在使用中需要為FPGA芯片配置一個(gè)專用ROM。</p><p> ?。?)硬件描述語言(VHDL)</p><p>  常用的硬件描述語言有VHDL、Verilog、ABEL。</p><p>

42、  VHDL:作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言,在電子工程領(lǐng)域,已成為事實(shí)上的通用硬件描述語言。</p><p>  Verilog:支持的EDA工具較多,適用于RTL級(jí)核門電路級(jí)的描述,其綜合過程較VHDL稍簡(jiǎn)單,但其在高級(jí)描述方面不如VHDL。</p><p>  ABEL:一種支持各種不同輸入方式的HDL,被廣泛于各種可編程邏輯器件的邏輯功能設(shè)計(jì),由于其語言描述的獨(dú)立性,因而適用于

43、各種不同規(guī)模的可編程器件的設(shè)計(jì)。</p><p>  有專家認(rèn)為,在新世紀(jì)中,VHDL與Verilog語言將承擔(dān)幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。</p><p><b> ?。?)軟件開發(fā)工具</b></p><p>  目前比較流行的、主流廠家的EDA的軟件工具有Altera的MAX+plus II、Lattice的ispEXPERT、Xilin

44、x的Foundation Series。</p><p>  MAX+plus II:支持原理圖、VHDL和Verilog語言文本文件,以及以波形與EDIF等格式的文件作為設(shè)計(jì)輸入,并支持這些文件的任意混合設(shè)計(jì)。它具有門級(jí)仿真器,可以進(jìn)行功能仿真和時(shí)序仿真,能夠產(chǎn)生精確的仿真結(jié)果。在適配之后,MAX+plus II生成供時(shí)序仿真用的EDIF、VHDL和Verilog這三種不同格式的網(wǎng)表文件,它界面友好,使用便捷,

45、被譽(yù)為業(yè)界最易學(xué)易用的EDA軟件,并支持主流的第三方EDA工具,支持除APEX20K系列之外的所有Altera公司的FPGA/CPLD大規(guī)模邏輯器件。</p><p>  ispEXPERT:ispEXPERT System是ispEXPERT的主要集成環(huán)境。通過它可以進(jìn)行VHDL、Verilog及ABEL語言的設(shè)計(jì)輸入、綜合、適配、仿真和在系統(tǒng)下載。ispEXPERT System是目前流行的EDA軟件中最容易

46、掌握的設(shè)計(jì)工具之一,它界面友好,操作方便,功能強(qiáng)大,并與第三方EDA工具兼容良好。</p><p>  Foundation Series:Xilinx公司最新集成開發(fā)的EDA工具。它采用自動(dòng)化的、完整的集成設(shè)計(jì)環(huán)境。Foundation項(xiàng)目管理器集成了Xilinx實(shí)現(xiàn)工具,并包含了強(qiáng)大的Synopsys FPGA Express綜合系統(tǒng),是業(yè)界最強(qiáng)大的EDA設(shè)計(jì)工具之一。</p><p>

47、;<b> ?。?)實(shí)驗(yàn)開發(fā)系統(tǒng)</b></p><p>  提供芯片下載電路及EDA實(shí)驗(yàn)/開發(fā)的外圍資源(類似于用于單片機(jī)開發(fā)的仿真器),供硬件驗(yàn)證用。一般包括:a)實(shí)驗(yàn)或開發(fā)所需的各類基本信號(hào)發(fā)生模塊,包括時(shí)鐘、脈沖、高低電平等;b)FPGA/CPLD輸出信息顯示模塊,包括數(shù)據(jù)顯示、發(fā)光管顯示、聲響指示等;c)監(jiān)控程序模塊,提供“電路重構(gòu)軟配置”;d)目標(biāo)芯片適配座以及上面的FPGA/C

48、PLD目標(biāo)芯片和編程下載電路。</p><p><b>  2. 設(shè)計(jì)要求</b></p><p><b>  汽車尾燈控制電路</b></p><p>  (1)汽車左右共有三個(gè)尾燈,共計(jì)六個(gè),用二個(gè)控制開關(guān)控制;</p><p>  (2)汽車正常運(yùn)行時(shí),六燈全亮;汽車右轉(zhuǎn)時(shí),右邊三個(gè)尾燈自左向

49、右巡回點(diǎn)亮;汽車左轉(zhuǎn)時(shí),左邊三個(gè)尾燈自右向左巡回點(diǎn)亮;汽車停車時(shí),六個(gè)尾燈同時(shí)閃爍。</p><p> ?。?)汽車在正常運(yùn)行、左轉(zhuǎn)、右轉(zhuǎn)和停車時(shí),對(duì)應(yīng)顯示“”、“R”、“L”、及“P”。</p><p> ?。?)左轉(zhuǎn)、右轉(zhuǎn)和停車時(shí),應(yīng)該有“滴滴”提示音。</p><p><b>  3.總方案設(shè)計(jì)</b></p><p&

50、gt; ?。?)列出尾燈與汽車運(yùn)行狀態(tài)表如下:</p><p><b> ?。?)設(shè)計(jì)總框圖</b></p><p>  由于汽車左右轉(zhuǎn)彎時(shí),三個(gè)指示燈循環(huán)點(diǎn)亮,所以用三進(jìn)制計(jì)數(shù)器尾燈控制電路順序輸出低電平,從而控制尾燈按要求點(diǎn)亮。由此得出在每種運(yùn)行狀態(tài)下,各指示燈與各給定條件(s1、s0、CP、Q1、Q0)的關(guān)系,即邏輯功能表如下表所示:</p>&l

51、t;p>  由上表得出在總體框圖如下</p><p>  4、三進(jìn)制計(jì)數(shù)器電路</p><p><b>  電路設(shè)計(jì):</b></p><p>  三進(jìn)制功能仿真結(jié)果:</p><p>  Clk信號(hào)每三個(gè)上升沿到來Q2Q1 按照00 01 10循環(huán)變化一次 ,三進(jìn)制電路設(shè)計(jì)完成。</p><p

52、>  5.數(shù)碼管顯示電路設(shè)計(jì)</p><p><b> ?、?功能表:</b></p><p><b> ?、?方案設(shè)計(jì):</b></p><p><b>  ③ 功能仿真:</b></p><p>  1) 車輛正常運(yùn)行:</p><p>  Y

53、aYbYcYdYeYfYg=00000000 汽車正常運(yùn)行數(shù)碼管什么都不顯示,設(shè)計(jì)滿足設(shè)計(jì)要求。</p><p><b>  2) 車輛右轉(zhuǎn): </b></p><p>  車輛右轉(zhuǎn)YaYbYcYdYeYfYg=1110111 數(shù)碼管顯示R,設(shè)計(jì)滿足要求。</p><p><b>  3) 車輛左轉(zhuǎn)</b></p&

54、gt;<p>  仿真結(jié)果 YaYbYcYdYeYfYg=0111000 車輛左轉(zhuǎn),數(shù)碼管顯示L,設(shè)計(jì)滿足要求。</p><p><b>  4) 車輛急剎車</b></p><p>  YaYbYcYdYeYfYg=1110011車輛急剎停車數(shù)碼管顯示P, 設(shè)計(jì)滿設(shè)計(jì)要求。</p><p>  綜上,此設(shè)計(jì)電路滿足數(shù)碼管顯示電路

55、的所有要求。</p><p>  6.尾燈控制電路設(shè)計(jì)</p><p><b>  ① 功能表</b></p><p><b> ?、?電路設(shè)計(jì):</b></p><p><b>  ③ 功能仿真:</b></p><p><b>  1) 正

56、常行駛 </b></p><p><b>  仿真結(jié)果:</b></p><p>  六個(gè)尾燈全部點(diǎn)亮, 蜂鳴器不工作,設(shè)計(jì)滿足要求。</p><p><b>  2) 車輛右轉(zhuǎn)彎</b></p><p><b>  結(jié)果:</b></p><p

57、>  車輛右轉(zhuǎn)彎,左邊三個(gè)燈D4D5D6 不工作,右邊三個(gè)燈D1D2D3在時(shí)鐘控制下按照D1D2D3 的順序一次循環(huán)點(diǎn)亮頻率由clk信號(hào)控制。蜂鳴器在cp控制下工作。</p><p><b>  3) 車輛左轉(zhuǎn)彎</b></p><p><b>  仿真結(jié)果:</b></p><p>  車輛左轉(zhuǎn)彎,右邊三個(gè)燈D1D

58、2D3不工作,左邊三個(gè)燈在clk控制下按照D6D5D4的順序依次循環(huán)點(diǎn)亮;蜂鳴器在cp控制下工作。</p><p><b>  4) 車輛急剎車:</b></p><p><b>  仿真結(jié)果:</b></p><p>  急剎車時(shí)D1D2D3D4D5D6在clk控制下同時(shí)閃爍,蜂鳴器在cp控制下工作。滿足設(shè)計(jì)要求。<

59、;/p><p>  綜上,此電路設(shè)計(jì)方案可以滿足尾燈控制電路的所有要求。</p><p><b>  7.總電路設(shè)計(jì)</b></p><p><b>  設(shè)計(jì)方案:</b></p><p><b>  功能仿真:</b></p><p><b> 

60、 滿足設(shè)計(jì)要求。</b></p><p>  8.系統(tǒng)硬件電路實(shí)現(xiàn)</p><p>  停車時(shí)數(shù)碼管什么都不顯示,六個(gè)燈全亮。蜂鳴器不工作。</p><p>  右轉(zhuǎn)時(shí)數(shù)碼管顯示p 右邊三盞燈依次循環(huán)點(diǎn)亮,蜂鳴器工作。</p><p>  左轉(zhuǎn)時(shí)數(shù)碼管顯示L ,左邊三盞燈依次循環(huán)點(diǎn)亮,蜂鳴器工作。</p><p

61、>  4)停車時(shí),數(shù)碼管顯示P,六盞燈按照clk信號(hào)一閃一閃,蜂鳴器工作。</p><p>  9.改進(jìn)意見及收獲體會(huì)</p><p>  通過這一次的數(shù)電課程設(shè)計(jì),更加熟悉了max+plus2 這個(gè)軟件,通過電腦軟件把一個(gè)實(shí)際的電路設(shè)計(jì)全部集成在一個(gè)集成電路上盡最大可能減少外部電路的接線,在電腦上可以仿真模擬,最后下載測(cè)試,而且電路的修改方便,節(jié)約了大量的人力物力,再次讓我們體會(huì)到

62、了軟件帶來的好處。</p><p>  本次設(shè)計(jì)的汽車尾燈電路,主要有一個(gè)缺點(diǎn),是由于自己讀要求失誤造成的,就是燈的閃爍頻率和蜂鳴器的工作應(yīng)該是同步的,這是老師最后驗(yàn)收時(shí)提出的,可以將clk和cp信號(hào)連在一起作為一個(gè)輸入端就可以解決這個(gè)問題。</p><p><b>  10.器件明細(xì)清單</b></p><p>  數(shù)碼管一個(gè)、EDA實(shí)驗(yàn)箱、

63、PC(帶有max+plus2軟件)、</p><p>  可編程邏輯器件(FPGA)。</p><p><b>  參考文獻(xiàn)</b></p><p>  1、“模擬電子技術(shù)基礎(chǔ)”和“數(shù)字電子技術(shù)基礎(chǔ)”教材;</p><p>  2、有關(guān)“電子技術(shù)課程設(shè)計(jì)指導(dǎo)書”;</p><p>  3、“集成電

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論