eda課程設(shè)計-- eda與數(shù)字系統(tǒng)課程設(shè)計

1、<p>　　課 程 設(shè) 計 任 務(wù) 書</p><p>　?。?012 ~2013第三學(xué)期）</p><p>　　設(shè) 計 題 目： EDA與數(shù)字系統(tǒng)課程設(shè)計 </p><p>　　學(xué) 院 名 稱： 電氣與自動化工程學(xué)院 </p><p>　　專 業(yè)（班 級）： 自動化2011級

2、 </p><p>　　姓 名（學(xué) 號）： </p><p>　　起 訖 日 期：2013年7月8日－2012年 7月14日 </p><p>　　指 導(dǎo) 教 師： </p><p>　　系（教研室）負責(zé)人：

3、 </p><p><b>　　目錄</b></p><p><b>　　課程摘要</b></p><p>　　實驗一 Max+Plus2使用練習(xí)</p><p>　　實驗二 3-8譯碼器</p><p>　　實驗三 用74161實

4、現(xiàn)十進制加法計數(shù)器</p><p>　　實驗四 六十進制加法計數(shù)器</p><p>　　實驗五 設(shè)計一個電路，使八個數(shù)碼管依次顯示0、1、2、…A、B、…E、F。</p><p>　　實驗六 設(shè)計一個電路，使兩個數(shù)碼管顯示112的十二進制計數(shù)，兩個數(shù)碼管顯示059的六十進制計數(shù)。</p><p>　　設(shè)計題目：數(shù)字頻率計</p

5、><p><b>　　1.二分頻電路</b></p><p>　　2.測量校驗信號選擇電路</p><p><b>　　3.計數(shù)器電路</b></p><p><b>　　4.選存報警電路</b></p><p><b>　　5.鎖存器電路<

6、/b></p><p><b>　　6.掃描電路</b></p><p><b>　　結(jié)論感受</b></p><p><b>　　參考文獻</b></p><p><b>　　EDA設(shè)計步驟</b></p><p><

7、b>　　1.設(shè)計輸入方式 </b></p><p>　　1．進入E：盤，新建工作目錄，用英文字母+數(shù)字命名。E: \zwy01</p><p>　　2．進入Windows桌面，雙擊Max+ plus II 10.0 BASELINE 圖標(biāo)</p><p>　　(或者 C:\maxplus2\max2win.exe)</p><

8、;p>　　啟動File/New菜單，選擇Graphic Editor，打開原理圖編輯器。</p><p>　　4．元件放置（雙擊編輯工作區(qū)空白處，彈出對話框）；</p><p>　　5．元件可以復(fù)制，放大，縮小，旋轉(zhuǎn)等；</p><p>　　6．在元件之間添加連線，相同名字的導(dǎo)線，在電氣上相連；一組輸入信號或一組輸出信號，可用合并成 Bus（組）；</p

9、><p>　　7．用( ? )查元件信息；利用幫助信息，解決疑難問題。</p><p>　　8．添加輸入、輸出引腳，并給它們命名；</p><p>　　9．在工作目錄中保存原理圖，方法：FILE/SAVE AS，</p><p>　　輸入文件名：如 zab （擴展名為.GDF）</p><p>　　畫圖過程中定時保存文件

10、，以免文件丟失。</p><p><b>　　編譯</b></p><p>　　1. 把當(dāng)前文件轉(zhuǎn)換成頂層文件。</p><p>　　2. 點擊Assign/Device菜單，彈出對話框，選擇：Device family 選 FLEX10K，</p><p>　　Device 選 EPF10K10LC84-4</p

11、><p>　　3. 啟動Max+plus II/Compiler菜單，選擇Start，開始編譯；</p><p>　　4. 在確認該模塊邏輯功能正確的前提下，關(guān)閉編譯對話框，啟動File/Creat default symbol，在工作目錄中生成擴展名為*.sym符號文件（元件）。</p><p>　　3. 計算機仿真（時序模擬）</p><p>

12、;　?。?）先建立波形文件 (擴展名是*.scf)</p><p>　　1. 打開菜單File/New，選Waveform Editor File(.scf)，OK；</p><p>　　2. 在波形編輯器窗口中單擊鼠標(biāo)右鍵，選Enter Nodes from SNF，打開對話框；</p><p>　　3. 在Type 區(qū)選中Inputs和 Outputs，單擊 L

13、ist按鈕，可在 其右下方看到設(shè)計中的輸入輸出信號，單擊“=>”可將這些信號選到Selected Nodes & Groups區(qū)，OK。</p><p>　　(2) 編輯輸入節(jié)點波形</p><p>　　1. 在菜單Options中 勾選Snap to Grid 和Show Grid，選 Grid Size ，設(shè)置網(wǎng)格時間大?。?0ns)；點擊File/End Time 設(shè)置

14、摸擬時間長度(如2us)。</p><p>　　2. 使用繪制波形工具條繪制輸入節(jié)點的波形，如高、低電平，時鐘周期選擇等。</p><p>　　3. 可以將Q3、Q2、Q1、Q0作為一個組Q[3..0]來觀測。</p><p>　　4. 選File/Save as存盤，在工作目錄中保存波形文件 zab.SCF。</p><p><b&g

15、t;　　(3) 時序模擬</b></p><p>　　1. 在Maxplus2主菜單中選Simulator，打開對話框。 </p><p>　　2. 單擊Start，開始模擬；</p><p>　　3. 模擬完畢，單擊Open SCF得到模擬結(jié)果，對模擬結(jié)果進行檢查。（輸出波形的滯后效應(yīng)）</p><p><b>

16、;　　4. 管腳分配</b></p><p>　　1. 啟動Max+plus II / Floorplan Editor菜單，對話框中，顯示該設(shè)計項目的信號列表和目標(biāo)芯片的管腳圖；</p><p>　　2. 選擇不同的下載板（器件），管腳分配方法不一樣。(參見: EPF10K10管腳分配表)</p><p>　　3. 管腳分配好后，再進行編譯。（改變管

17、腳后，應(yīng)再編譯一次，沒有錯誤才能下載。）</p><p>　　4. 用Assign/pin location chip 可以對分配好的管腳進行修改；用Assign/clear project assignments 刪除已分配的管腳。</p><p><b>　　5. 下載</b></p><p>　　1. 關(guān)閉實驗箱電源。</p>

18、<p>　　2. 檢查實驗板下載線與計算機并口是否連接好?</p><p>　　3. 打開實驗箱電源。</p><p>　　4. 啟動Max+Plus II/Programmer菜單，確認對話框中的信息：</p><p>　　File : zab.sof, </p><p>　　device: EPF10K10LC84-4;&l

19、t;/p><p>　　5. 如果是第一次使用該軟件，啟動Options/Hardware setup菜單，</p><p>　　在Hardware Type中選ByteBlaster(MV)</p><p>　　6. 選擇 Configure 完成下載</p><p>　　*如果在下載對話框中給出的文件不正確，</p><p

20、>　　*可在File/slect Pogramming File 中選擇要下載文件，重新下載。</p><p>　　合肥工業(yè)大學(xué)課程設(shè)計任務(wù)書</p><p><b>　　摘要</b></p><p><b>　　英文版</b></p><p>　　This course introduces

21、 the digital system design methods and basic steps, MAX plus2 use, the hardware description language VHDL and VerilogHDL, and through the design of digital systems, the digital system's basic theory, basic methods an

22、d design issues secret combination of the MAX lus2 design platform, is to learn to use the principle of circuit input or input circuit hardware description language design, compilation, simulation, verification underlyin

23、g editorial and PLD programming, involving</p><p><b>　　中文版</b></p><p>　　本課程介紹數(shù)字系統(tǒng)的設(shè)計方法及基本步驟，MAX+plus2使用方法，硬件描述語言VHDL和VerilogHDL，并通過數(shù)字系統(tǒng)的設(shè)計，把數(shù)字系統(tǒng)的基本理論，基本方法和設(shè)計課題密結(jié)合，在MAX+lus2的設(shè)計平臺下，是學(xué)會

24、用原理電路圖輸入或硬件描述語言輸入進行電路設(shè)計，編譯，仿真，底層編輯及PLD編程校驗，涉及部分波形編輯，管腳分配等，提高用MAX+plus2進行數(shù)字系統(tǒng)設(shè)計的能力。</p><p>　　實驗一 Max+Plus2使用練習(xí)</p><p>　　實驗二 3-8譯碼器</p><p>　　實驗三 用74161實現(xiàn)十進制加法計數(shù)器</p><

25、p>　　實驗四 六十進制加法計數(shù)器</p><p>　　實驗五 例1-4-1設(shè)計一個電路，使八個數(shù)碼管依次顯示0、1、2、…A、B、…E、F。</p><p>　　實驗六 例1-4-2 設(shè)計一個電路，使兩個數(shù)碼管顯示112的十二進制計數(shù)，兩個數(shù)碼管顯示059的六十進制計數(shù)。</p><p>　　設(shè)計題目 數(shù)字頻率計</p><p&g

26、t;<b>　　一．設(shè)計要求</b></p><p>　　設(shè)計一個能測量方波信號頻率的頻率計，測量的結(jié)果用十進制數(shù)顯示，測量的頻率范圍是1-100kHz，分成兩個頻段，即1-999Hz,1-100kHz，用三位數(shù)碼管顯示測量的頻率，用LED顯示表示單位，如亮綠燈表示Hz,亮紅燈表示kHz。</p><p>　　具有自動校驗和測量兩種功能，即能用標(biāo)準(zhǔn)時鐘校驗測量精度。&

27、lt;/p><p>　　具有超量程報警功能，在超出目前量程檔的測量范圍時，發(fā)出燈光和音響信號。</p><p><b>　　二．設(shè)計思路及原理</b></p><p>　　脈沖信號的頻率就是在單位時間內(nèi)所產(chǎn)生的脈沖個數(shù)，起表達式f=N/T,f為被測信號的頻率；N為計數(shù)器所累計的脈沖個數(shù)；T為產(chǎn)生N個脈沖的時間，所以在1s時間內(nèi)計數(shù)器所記錄的結(jié)果，就

28、是被測信號的頻率。</p><p>　　此設(shè)計問題可分為測量/校驗選擇模塊，計數(shù)器模塊，送存選擇/報警電路模塊，鎖存器模塊和掃描顯示模塊幾部分。</p><p>　　測試/校驗選擇模塊的輸入信號為：選擇信號select，被測信號meas，測試信號test，輸出信號為CP1。當(dāng)select=0時，為測量狀態(tài)，CP1=meas；當(dāng)select=1時，為校驗狀態(tài)， CP1=test。校驗信號與測

29、量共用一個電路，只是被測量信號 CP1不同而已。</p><p>　　設(shè)置1s定時信號（周期為2s），在1s定時時間內(nèi)的所有被測信號送入計數(shù)器輸入端。</p><p>　　計數(shù)器對CP1信號進行計數(shù)，在1s定時時間結(jié)束后，將計數(shù)器的結(jié)果送鎖存器鎖存，同時將計數(shù)器清零，為下一個采樣的測量做好準(zhǔn)備。</p><p>　　設(shè)置量程檔控制開關(guān)K，單位顯示信號Y，當(dāng)K=0時，

30、為1-999Hz量程檔，數(shù)碼管顯示的數(shù)值為被測信號的頻率值，Y顯示綠色，即單位為Hz；當(dāng)K=1時，為1-100kHz量程檔，被測信號頻率為數(shù)碼管顯示數(shù)值乘1000，Y顯示紅色，即單位為kHz。</p><p>　　設(shè)置超出量程檔測量范圍示警信號alert，計數(shù)器由四級十進制計數(shù)構(gòu)成。若被測信號頻率小于1kHz,則計數(shù)器只進行三級十進制計數(shù)，最大顯示值為999Hz，如果被測信號頻率超出此范圍，示警信號驅(qū)動燈光，揚聲

31、器報警；若被測信號為1-100kHz，計數(shù)器進行四位十進制計數(shù)，取高三位，最大顯示值為99.9kHz，如果被測信號頻率超出此范圍，報警。</p><p><b>　　設(shè)計方案</b></p><p><b>　　電路框圖</b></p><p><b>　　2.總體電路圖</b></p>

32、<p>　　2.各部分電路圖及功能說明</p><p><b>　　2.1二分頻電路</b></p><p>　　2.2測量校驗信號選擇電路</p><p><b>　　功能說明：</b></p><p>　　CP為脈沖信號輸入端給0.5Hz的輸入脈沖，SELECT為選擇控制端當(dāng)SELE

33、CT為1時，選擇MEAS為輸入信號，即CP1得到的是校驗信號。當(dāng)SLECT為0時，選擇的是TEST的輸入信號，即待測量的信號輸入，CP1得到的是測量信號。</p><p><b>　　2.3計數(shù)器電路</b></p><p><b>　　功能說明：</b></p><p>　　本塊電路使用了5塊74160的十進制計數(shù)器。其

34、中從左起的前五塊74160為計數(shù)器功能，最后一塊提供高位報警的信號輸出。在作為計數(shù)器的五塊74160中，從左起的前三塊實現(xiàn)的是1-999Hz的計數(shù)及數(shù)據(jù)的輸出；后兩塊74160是實現(xiàn)高位1-100kHz的計數(shù)及數(shù)據(jù)的輸出。所以當(dāng)選擇1-999Hz量程的時候，如果超出該范圍，必然后兩塊74160會有高電平輸出，所以用后兩塊的8個數(shù)據(jù)輸出端的或門組合形成低位報警的信號輸出。當(dāng)高位超出量程時，最后一塊的74160會有進位計數(shù)，即有高電平的輸出

35、，所以用其輸出端的或門實現(xiàn)高位報警的功能。</p><p><b>　　2.4選存報警電路</b></p><p><b>　　功能說明：</b></p><p>　　BUSMUX模塊是總線的數(shù)據(jù)選擇器，WIDTH=4即實現(xiàn)四總線的選擇輸入。當(dāng)SEL=0時，選擇dataa[]總線輸入，當(dāng)SEL=1時，選擇datab[]總線

36、輸入。在整體電路實現(xiàn)中，選擇高位數(shù)據(jù)接dataa[],低位接datab[]，SEL由開關(guān)控制。用兩個與門一個或門構(gòu)成報警電路，c是第四片74161的進位，具有高低未報警功能。</p><p><b>　　2.5鎖存器電路</b></p><p><b>　　功能說明：</b></p><p>　　本電路用三個74175，它

37、是由4個D觸發(fā)器構(gòu)成的，上一數(shù)據(jù)選擇電路的數(shù)據(jù)從D0-D11輸入到74273中存儲。當(dāng)CLK有脈沖時，數(shù)據(jù)從C1-C12輸出。所以實現(xiàn)了數(shù)據(jù)的保存和輸出。</p><p><b>　　2.6掃描電路</b></p><p><b>　　功能說明：</b></p><p>　　Mux8_1A模塊是用作選擇數(shù)據(jù)的，上一層的鎖存

38、電路中的數(shù)據(jù)由三條總線輸入，再從q1-q3輸出到7448，譯碼后完成7段碼顯示。另一部分由74160和3線8線譯碼器組成，用來控制顯示器的輪流開關(guān)的。CLKD是輸入掃描的頻率，當(dāng)掃描的頻率大于200Hz時，超出了人眼睛的識別慣性范圍，即可以在顯示器上顯示出穩(wěn)定的數(shù)字。MS2引腳與控制開關(guān)相與，實現(xiàn)的是小數(shù)點的控制。</p><p><b>　　管腳分配表如下：</b></p>

39、<p>　　EPF10K10管腳分配表</p><p><b>　　結(jié)論感受</b></p><p>　　EDA課程設(shè)計實驗使我們受益匪淺。通過對MAX+plus2軟件的使用練習(xí)，使我們掌握了此軟件的一些基本操作，另一方面則是通過自主設(shè)計簡單的數(shù)字系統(tǒng)，加強了對數(shù)字電路的應(yīng)用能力。通過對不同功能電路的分析，設(shè)計，加強了對問題進行系統(tǒng)性分析的能力，有些功能類似

40、的器件由于構(gòu)造的不同，效果也是有差別的，通過對器件的選擇，更加深刻的認識到延遲效應(yīng)，反應(yīng)時間對整個系統(tǒng)所產(chǎn)生的影響以及與系統(tǒng)內(nèi)其余參數(shù)之間的互相影響的關(guān)系。</p><p>　　在學(xué)習(xí)的過程中，有不懂的問題大家就相互討論，有時候會因為一個問題而吵的面紅耳赤，雙方各執(zhí)一詞，各不相讓，直到老師過來才能解決爭端。勝利的一方哈哈大笑，失敗的一方也并不氣餒，并揚言下次一定會反超的！果然一逮到機會就來個絕地反殺。就這樣，在大

41、家的激烈討論與交流中，我們慢慢的學(xué)會了很多很實用的小技巧，同學(xué)之間的感情也越來越深厚。所以通過EDA數(shù)字系統(tǒng)課程設(shè)計，我們不但學(xué)會了很多專業(yè)技術(shù)，還加深了同學(xué)之間的感情，這樣的小學(xué)期將令我們幾十年后回味無窮。</p><p><b>　　所以：</b></p><p><b>　　逝去的只是曾經(jīng)</b></p><p>&

42、lt;b>　　我們</b></p><p><b>　　能把握的</b></p><p><b>　　只是</b></p><p><b>　　心田的一抹紅</b></p><p><b>　　主要參考文獻：</b></p>

43、<p>　　[1]李國麗,朱維勇. 電子技術(shù)實驗指導(dǎo)書[M].合肥：中國科技大學(xué)出版社，2000</p><p>　　[2]王金明編,楊吉斌. 數(shù)字系統(tǒng)設(shè)計與Verilog HDL[M].北京：電子工業(yè)出版社，2002</p><p>　　[3]潘松,黃繼業(yè). EDA技術(shù)實用教程[M].北京：科學(xué)出版社，2002</p><p>　　[4]董守田,張志杰