4路搶答器數(shù)字電路課程設計

1、<p><b>　　目錄</b></p><p><b>　　1概述3</b></p><p>　　1.1設計題目：搶答器電路設計3</p><p>　　1.2設計任務和要求3</p><p>　　1.3方案比較3</p><p>　　2系統(tǒng)總體方

2、案及硬件設計4</p><p>　　2.1系統(tǒng)總體方案4</p><p>　　2.2硬件設計4</p><p><b>　　3軟件設計11</b></p><p>　　3.1單元電路設計11</p><p>　　3.1.1搶答電路11</p><p>

3、　　3.1.2定時電路12</p><p>　　3.1.3報警電路13</p><p>　　3.1.4時序控制電路13</p><p>　　4課程設計體會15</p><p><b>　　5參考文獻16</b></p><p><b>　　摘要</b>&l

4、t;/p><p>　　隨著我國經(jīng)濟和文化事業(yè)的發(fā)展，在很多競爭場合要求有快速公正的競爭裁決，例如證券、股票交易及各種智力競賽等。在現(xiàn)代社會生活中，智力競賽更是作為一種生動活潑的教育形式和方法能夠引起觀眾極大的興趣。而在競賽中往往分為幾組參加，這時針對主持人提出的問題，各組一般要進行必答和搶答，對必答一般有時間限制，到時有聲響提示；對于搶答，要判定哪組先按鍵，為了公正，這就要有一種邏輯電路搶答器作為裁判員。一般搶答器由

5、很多門電路組成，線路復雜，可靠性低，特別是搶答路數(shù)增多時，實現(xiàn)起來更加困難。本文介紹了一種利用數(shù)字電路實現(xiàn)的搶答系統(tǒng)，具有很強的實用性。</p><p>　　數(shù)字搶答器由主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。搶答器具有數(shù)據(jù)鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并數(shù)碼管上顯示選手

6、的編號，同時揚聲器給出聲音提示；同時封鎖輸入電路，禁止其它選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清零為止。搶答器具有定時搶答的功能，且一次搶答的時間為3秒。當主持人啟動“開始”鍵后，要求定時器立即進行減計時，并用顯示器顯示通過定時電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出實現(xiàn)計時功能，構成擴展電路。參賽選手在設定的時間內(nèi)進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統(tǒng)清零為

7、止；如果定時搶答的時間已到，而沒有選手搶答時，本次搶答無效，并封鎖輸入電路，禁止選手超時后搶答，定時顯示器上顯示0并閃爍。經(jīng)過布線、焊接、調(diào)試等工作后數(shù)字搶答器成形。</p><p><b>　　概述</b></p><p>　　設計題目：搶答器電路設計</p><p><b>　　設計任務和要求</b></p&g

8、t;<p>　　1、 可同時供4名選手參賽，其編號分別是1到4，各用一個搶答按鈕，按鈕的編號與選手的編號相對應。給節(jié)目主持人設置一個控制開關，用來控制系統(tǒng)的清零(編號顯示數(shù)碼管滅燈)和搶答的開始。</p><p>　　2、搶答器具有數(shù)據(jù)鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并數(shù)碼管上顯示選手的編號，同時揚聲器給出聲音提示；同時封鎖輸入電路，禁止其它選手搶答。優(yōu)先搶答選手的

9、編號一直保持到主持人將系統(tǒng)清零為止。</p><p>　　3、搶答器具有定時搶答的功能，且一次搶答的時間為3秒。當主持人啟動“開始”鍵后，要求定時器立即進行減計時，并用顯示器顯示。 </p><p>　　4、參賽選手在設定的時間內(nèi)進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統(tǒng)清零為止；如果定時搶答的時間已到，而沒有選手搶答時，本次搶答無效，

10、并封鎖輸入電路，禁止選手超時后搶答，定時顯示器上顯示0并閃爍。</p><p>　　5、在主持人未按下開始鍵時，如有人搶答犯規(guī)，在顯示器上鎖存并閃爍犯規(guī)選手的編號。</p><p>　　6、確定設計方案，按功能模塊的劃分選擇元、器件和中小規(guī)模集成電路，設計分電路，畫出總體電路原理圖，闡述基本原理。</p><p><b>　　方案比較</b>&

11、lt;/p><p>　　與普通搶答器相比，本作品有以下幾方面優(yōu)勢：    1、具有清零裝置和搶答控制，可由主持人操縱避免有人在主持人說“開始” </p><p>　　前提前搶答違反規(guī)則。    2、具有定時功能，在3秒內(nèi)無人搶答表示所有參賽選手獲參賽隊對本題棄

12、 </p><p>　　權。    3、3秒時仍無人搶答其報警電路工作表示搶答時間耗盡并禁止搶答。</p><p>　　系統(tǒng)總體方案及硬件設計</p><p><b>　　系統(tǒng)總體方案</b></p><p><b>　　搶答器的組成框</b></p

13、><p>　　其工作原理為：接通電源后，主持人將開關撥到"清除"狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時顯示器顯示設定時間；主持人將開關置“開始”狀態(tài)，宣布"開始"，搶答器處于工作狀態(tài)，定時器倒計時，揚聲器給出聲響提示。當定時時間到，卻沒有選手搶答時，系統(tǒng)報警，并封鎖輸入電路，禁止選手超時后搶答。當選手在定時時間內(nèi)搶答時，搶答器完成要完成以下四項工作：1）優(yōu)先編碼電路立即

14、分辨出搶答者的編號，并由所存器進行所存，然后由譯碼顯示電路顯示編號；2）揚聲器發(fā)出短暫聲響，提醒節(jié)目主持人注意；3）控制電路要對輸入編碼電路進行封鎖，避免其它選手再次進行搶答；4）控制電路要使定時器停止工作，時間顯示器上顯示剩余的搶答時間，并保持到主持人將系統(tǒng)清零為止。當選手將問題回答完畢，主持人操作控制開關，使系統(tǒng)回復到禁止工作狀態(tài)，以便進行下一輪搶答。</p><p><b>　　硬件設計</

15、b></p><p>　　本課程設計，要求用集成電路：74LSl48，74LS279，74LS48，74LSl92， 74LS00，74LSl21和其它器件等，實現(xiàn)四路定時搶答功能。</p><p>　　優(yōu)先編碼器74LS148</p><p>　　74LS148為8線－3線優(yōu)先編碼器。它允許多個輸入信號同時有效，但只對一個優(yōu)先級最高的輸入信號進行編碼。<

16、;/p><p>　　74LS148管腳圖</p><p>　　74LS148 8線—3線二進制編碼器真值表</p><p>　　74LS148工作原理如下： </p><p>　　該編碼器有8個信號輸入端，3個二進制碼輸出端。此外，電路還設置了輸入使能端ST非，輸出使能端YS和優(yōu)先編碼工作狀態(tài)標志YEX非。 </p><p&g

17、t;　　當ST非=0時，編碼器工作；而當ST非=1時，則不論8個輸入端為何種狀態(tài)，3個輸出端均為高電平，且優(yōu)先標志端和輸出使能端均為高電平，編碼器處于非工作狀態(tài)。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當ST非為0，且至少有一個輸入端有編碼請求信號（邏輯0）時，優(yōu)先編碼工作狀態(tài)標志YEX非為0。表明編碼器處于工作狀態(tài)，否則為1。</p><p>　　由功能表可知，在8個輸入端均無低電平輸入信號和只

18、有輸入0端（優(yōu)先級別最低位）有低電平輸入時，Y2Y1Y0的非均為111，出現(xiàn)了輸入條件不同而輸出代碼相同的情況，這可由YEX非的狀態(tài)加以區(qū)別，當YEX非＝1時，表示8個輸入端均無低電平輸入，此時Y2Y1Y0的非=111為非編碼輸出；YEX非＝0時，Y2Y1Y0的非=111表示響應輸入0端為低電平時的輸出代碼（編碼輸出）。YS只有在ST非為0，且所有輸入端都為1時，輸出為0，它可與另一片同樣器件的ST非連接，以便組成更多輸入端的優(yōu)先編碼器

19、。 </p><p>　　從功能表不難看出，輸入優(yōu)先級別的次為7，6，……，0。輸入有效信號為低電平，當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端無低電平輸入時，輸出端才輸出相對應的輸入端的代碼。例如5為0。且優(yōu)先級別比它高的輸入6和輸入7均為1時，輸出代碼為010，這就是優(yōu)先編碼器的工作原理。</p><p>　　鎖存器74LS279</p><p>　　每

20、片74LS279中包含四個獨立的用與非門組成的基本RS觸發(fā)器。其中第一個和第三個觸發(fā)器各有兩個Rd輸入端(S1和S3)，在任一輸入端上加入低電平均能將觸發(fā)器置1；每個觸發(fā)器只有一個Rd輸入端(R)。</p><p>　　74LS279管腳引線圖</p><p>　　計數(shù)器74LS192</p><p>　　74LS192具有下述功能： </p><

21、;p>　?、佼惒角辶悖篊R=1，Q3Q2Q1Q0=0000 </p><p>　?、诋惒街脭?shù)：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0</p><p>　　③保持：  CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原態(tài) </p><p>　?、芗佑嫈?shù)：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規(guī)

22、律計數(shù) </p><p>　?、轀p計數(shù)：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規(guī)律計數(shù)</p><p>　　74LS192是雙時鐘方式的十進制可逆計數(shù)器。 </p><p>　　CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端。</p><p>　　LD為預置輸入控制端，異步預置。 </p>

23、<p>　　CR為復位輸入端，高電平有效，異步清除。 </p><p>　　CO為進位輸出：1001狀態(tài)后負脈沖輸出 </p><p>　　BO為借位輸出：0000狀態(tài)后負脈沖輸出。</p><p>　　74LS192管腳引線圖</p><p><b>　　NE555</b></p><p&

24、gt;　　555定時器的基本組成</p><p><b>　　基本RS觸發(fā)器</b></p><p>　　由兩個與非門組成，是專門設置的可從外部進行置0的復位端，當R=0時，使Q=0、=1。</p><p><b>　　比較器</b></p><p>　　C1、C2 是兩個電壓比較器。比較器有兩個輸

25、入端，分別標有+號和-號，如果用U+和U-表示相應輸入端上所加的電壓，則當U+＞U-時其輸出為高電平，U+ ＜U-時輸出為低電平，兩個輸入端基本上不向外電路索取電流，即輸入電阻趨近于無窮大。</p><p><b>　　分壓器</b></p><p>　　三個阻值均為5k?的電阻串聯(lián)起來構成分壓器（555也因此而得名），為比較器C1和C2 提供參考電壓，C1 之+端U

26、+ =2VCC/3、C2 之-端U-= VCC/3。</p><p>　　如果在電壓控制端CO另加控制電壓，則可改變C1、C2的參考電壓。工作中不使用CO端時，一般都通過一個0.01μF的電容接地,以旁路高頻干擾。</p><p>　　晶體管開關和輸出緩沖器</p><p>　　晶體管TD構成開關，其狀態(tài)受Q端控制，當為0時TD截止、為1時TD導通。輸出緩沖器就是接

27、在輸出端的反相器G3，其作用是提高定時器的帶負載能力和隔離負載對定時器的影響。</p><p>　　綜上所述可知，555定時器不僅提供了一個復位電平為2VCC/3、置位電平為VCC/3，且可通過端直接從外部進行置0的基本RS觸發(fā)器，而且還給出了一個狀態(tài)受該觸發(fā)器端控制的晶體管開關，因此使用起來極為靈活。</p><p><b>　　555定時器的菜單</b></

28、p><p><b>　　74LS00</b></p><p>　　發(fā)光二極管簡稱LED，采用砷化鎵、鎵鋁砷、和磷化鎵等材料制成，其內(nèi)部結構為一個PN結，具有單向導電性。 當在發(fā)光二極管PN結上加正向電壓時，PN結勢壘降低，載流子的擴散運動大于漂移運動，致使P區(qū)的空穴注入到N區(qū)，N區(qū)的電子注入到P區(qū)，這樣相互注入的空穴與電子相遇后會產(chǎn)生復合，復合時產(chǎn)生的能量大部分以光的形式

29、出現(xiàn)，因此而發(fā)光。 常用的發(fā)光二極管應用電路有四種，即直流驅動電路、交流驅動電路、脈沖驅動電路、變色發(fā)光驅動電路。 使用LED作指示電路時，應該串接限流電阻，該電阻的阻值大小應根據(jù)不同的使用電壓和LED所需工作電流來選擇。 發(fā)光二極管的壓降一般為1.5~2.0 V，其工作電流一般取10~20 mA為宜。</p><p><b>　　47LS121</b></p><p&g

30、t;　　TTL集成器件74121是一種不可重復觸發(fā)集成單穩(wěn)態(tài)觸發(fā)器 </p><p>　　關于定時：單穩(wěn)態(tài)電路的定時取決于定時電阻和定時電容的數(shù)值。74121的定時電容連接在芯片的10、11引腳之間。若輸出脈寬較寬，而采用電解電容時，電容C 的正極連接在C輸出端（10腳）。</p><p><b>　　功能表</b></p><p><b

31、>　　軟件設計</b></p><p><b>　　單元電路設計</b></p><p><b>　　搶答電路</b></p><p>　　該部分電路要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。選用優(yōu)先編碼器74LS148和RS

32、鎖存器74LS279可以完成上述功能，所組成的電路圖如下所示。</p><p>　　這個電路的工作原理過程：當主持人控制開關S置于"清零"端時，RS觸發(fā)器的R非端均為０，４個觸發(fā)器輸出（Q4—Q1）全部置０，使74LS48的BI的非 ＝０，顯示器燈滅；74LS148的選通輸入端ST的非=0，使之處于工作狀態(tài)，此時鎖存電路不工作。當主持人把開關S置于"開始"時，優(yōu)先編碼器和鎖

33、存電路同時處于工作狀態(tài)，即搶答器處于等待工作狀態(tài)，等待輸入端的信號輸入，當有選手將鍵按下時（如按下S2），74LS148的輸出Y2Y1Y0的非=110，YEX的非=0，經(jīng)RS鎖存后，CTR=1，BI的非=1，74LS279處于工作狀態(tài)，Q4Q3Q2 =010,74LS48處于工作狀態(tài)，經(jīng)74LS148譯碼后，顯示器顯示為"2"。此外，CTR=1，使74LS148的ST的非為高電平，74LS148處于禁止工作狀態(tài)，封鎖

34、其他按鍵的輸入。當按鍵松開即按下時，74LS148的YEX的非為高電平， 但由于CTR維持高電平不變，所以74LS148仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性以及搶答電路的準確性。如有再次搶答需由主持人將Ｓ開關重新置“除”，電路復位。</p><p><b>　　定時電路</b></p><p>　　該部分主要由555定時器秒脈沖產(chǎn)生電路、

35、十進制同步加減計數(shù)器74LS192減法計數(shù)電路、74LS48譯碼電路和1個7段數(shù)碼管即相關電路組成。具體電路如圖3所示。一塊74LS192實現(xiàn)減法計數(shù)，通過譯碼電路74LS48顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提供。74LS192的預置數(shù)控制端實現(xiàn)預置數(shù)，由節(jié)目主持人根據(jù)共陰極七段數(shù)碼顯示管BS201A 上，當有人搶答時，停止計數(shù)并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，控制74LS48

36、使0閃爍，同時以后選手搶答無效。</p><p><b>　　報警電路</b></p><p>　　由555定時器和三極管構成的報警電路如圖所示。其中555構成多諧振蕩器，振蕩頻率</p><p>　　其輸出信號經(jīng)三極管推動揚聲器。PR為控制信號，當PR為高電平時，多諧振蕩器工作，反之，電路停振。</p><p><

37、;b>　　時序控制電路</b></p><p>　　時序控制電路是搶答器設計的關鍵，因為它要完成以下三項功能： </p><p>　　主持人將控制開關撥到"開始"位置時，揚聲器發(fā)聲，搶答電路和定時電路進人正常搶答工作狀態(tài)。</p><p>　　當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。</p>

38、<p>　　當設定的搶答時間到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。 </p><p>　　根據(jù)上面的功能要求以及搶答器電路，我們設計的時序控制電路如上圖所示。圖中，門G1 的作用是控制時鐘信號CP的放行與禁止，門G2的作用是控制74LS148的輸人使能端ST的非 。電路圖的工作原理是：主持人控制開關從"清除"位置撥到"開始"位置時，來自于搶

39、答電路中的74LS279的輸出 CTR=0，經(jīng)G3反相， A＝1，則從555輸出端來的時鐘信號CP能夠加到74LS192的CPD時鐘輸入端，定時電路進行遞減計時。同時，在定時時間未到時，來自于定時電路的74LS192的錯位輸入端BO2的非=1，門G2的輸出ST的非 =0，使 74LS148處于正常工作狀態(tài)，從而實現(xiàn)功能①的要求。當選手在定時時間內(nèi)按動搶答鍵時，CTR＝1，經(jīng) G3反相， A＝0，封鎖 CP信號，定時器處于保持工作狀態(tài)；同

40、時，門G2的輸出ST的非 =1，74LS148處于禁止工作狀態(tài)，從而實現(xiàn)功能②的要求。當定時時間到時，來自74LS192的BO2的非=0，ST的非 =1，74LS148處于禁止工作狀態(tài)，禁止選手進行搶答。同時， 門G1處于關門狀態(tài)，封鎖 CP信號，使定時電路保持00狀態(tài)不變，從而實現(xiàn)功能③的要求。同理，可分</p><p><b>　　課程設計體會</b></p><p&

41、gt;　　開學的第一周就是數(shù)字電路課程設計，其實，老師為了讓我們有充足的時間準備資料，在上學期快結束時就已經(jīng)將課題公布在了群共享里。也有好多同學提前看過了題目，也選好了合作人。那時我以為設計題目會像平時我們做的數(shù)字電路實驗那樣簡單，所以當時也沒太重視，直到五天前我調(diào)出了“《數(shù)字邏輯電路》課程設計任務書”才知道：平時我們做的只是皮毛。從頭到尾瀏覽著一道一道的題目，似曾相識但又說不出個所以然，考試時經(jīng)常掛在嘴邊的全加器、比較器、計數(shù)器、觸發(fā)

42、器等等，現(xiàn)在卻變成了一鍋漿糊，并且黏黏的粘在一起。真是應了那句話“學完又還給了老師”。剛開始時，學習委員為了每一小組不設計相同的而采用了抓鬮制，很不幸運——我們組抽到了被公認的最難的題。經(jīng)過一天的上網(wǎng)查資料，得知這題只有用到模擬電路部分的知識，而模擬電路不是這次設計的考察重點，沒辦法征得老師的同意我們又抽了一道題，從而就有了今天的設計報告——搶答器電路設計。</p><p>　　經(jīng)過初步分析知道需要用到鎖存器、顯

43、示器、定時器，這時腦子里只有不多的器件，而流程路線沒有一點思路。從網(wǎng)上搜集了大量的關于搶答器的文章，但是8路、6路、3路的比較多，4路的怎么也找不到。進過反復的比較分析知道搶答器的工作原理都是一樣的，并且部分芯片也是一樣的，這樣我們就可以比著葫蘆畫瓢，把各個局部電路圖畫出來。最后就是小組人聚在一起怎樣把局部電路圖組合在一起形成整體電路圖。功夫不負有心人，好在終于把電路圖給疏通了。但是接下來就面對著一個巨大的困難，仿真圖的繪制?？梢婪?/p>

44、真軟件以前從來沒接觸過，要在這短短的時間內(nèi)熟悉并會運用一個全是外文的大型軟件，那是多么的難上加難。最終我們考慮要是時間不允許就放棄這一環(huán)節(jié)，并且老師也聲明可不沒有，好了，問題都解決了。</p><p>　　經(jīng)過這次設計我對74LS系列有了很深的了解，其實只要知道功能表，一切芯片都能得心應手；再者，也知道了四人搶答器的設計方法，以后遇到任何多人搶答器也都不在話下?？傊?，每次嘗試都會有很多啟迪，只要是自己動手，不在于