sopc課程設(shè)計(jì)---彩燈控制器的設(shè)計(jì)

1、<p><b>　　SOPC課程設(shè)計(jì)</b></p><p>　　———彩燈控制器的設(shè)計(jì)</p><p>　　專業(yè)： 電子工程 </p><p>　　班級(jí)： 一班 </p><p>　　學(xué)號(hào)： ********

2、 </p><p>　　姓名： ****** </p><p>　　指導(dǎo)老師： ****** </p><p>　　日期： 20**年**月** </p><p><b>　　摘 要</b

3、></p><p>　　本設(shè)計(jì)旨在運(yùn)用EDA技術(shù)，通過(guò)計(jì)數(shù)器的分頻，實(shí)現(xiàn)對(duì)彩燈的發(fā)光二極管和數(shù)碼管的同步動(dòng)態(tài)顯示，掌握編寫設(shè)計(jì)程序的技巧，彩燈控制器的設(shè)計(jì)核心主要是分頻器的使用，通過(guò)計(jì)數(shù)器的分頻，將控制器外接的頻率分為幾個(gè)預(yù)先設(shè)定的值，從而達(dá)到預(yù)期效果。</p><p>　　關(guān)鍵詞：時(shí)序控制 分頻器 計(jì)數(shù)器</p><p><b>　　Abstr

4、act</b></p><p>　　This design purpose to use EDA technology, through the counter, and to realize the separate frequency lantern leds and digital tube synchronous dynamic display, grasp write design prog

5、ram of skill, lights controller design core is mainly points, through the use frequency of an counter points frequency, will controller external frequency is divided into several predefined value, so as to achieve the ex

6、pected effect. </p><p>　　Key Words：sequential control divider counter</p><p><b>　　目 錄</b></p><p><b>　　摘 要I</b></p><p>　　第 1 章 緒論1</p&g

7、t;<p>　　1.1 EDA技術(shù)概述1</p><p>　　1.2 Quartus工具基本模塊介紹2</p><p>　　第 2 章 彩燈控制器的設(shè)計(jì)3</p><p>　　2.1 設(shè)計(jì)思路3</p><p>　　2.1.1 設(shè)計(jì)任務(wù)3</p><p>　　2.1.2

8、課題內(nèi)容3</p><p>　　2.1.3 設(shè)計(jì)工作量3</p><p>　　2.1.4 主要設(shè)計(jì)模塊3</p><p>　　2.1.5 基本原理4</p><p>　　第 3 章 程序設(shè)計(jì)和分析5</p><p>　　3.1 時(shí)序控制部分5</p><p>　　3.2

9、 發(fā)光二極管、數(shù)碼管顯示及揚(yáng)聲器控制程序5</p><p>　　3.2.1 花型A顯示程序5</p><p>　　3.2.2 花型B顯示程序5</p><p>　　3.2.3 花型C顯示程序5</p><p>　　第 4 章 波形仿真分析7</p><p>　　4.1 花型A波形仿真7&

10、lt;/p><p>　　4.2 花型B波形仿真8</p><p>　　4.3 花型C波形仿真9</p><p>　　第 5 章 硬件測(cè)試10</p><p>　　心得體會(huì)...11</p><p><b>　　參考文獻(xiàn)12</b></p><p><

11、;b>　　第 1 章 緒論</b></p><p>　　1.1 EDA技術(shù)概述</p><p>　　EDA技術(shù)（即Electronic Design Automation技術(shù)）就是依賴強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL（Hardware Ddscription Langurage）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)

12、、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。</p><p>　　1.1.1 功能簡(jiǎn)介</p><p>　　它在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)、ASIC測(cè)試和封裝、FPGA(Gield Peogrammable Gate Array)/CPLD(Complex Programmable Logic Device)編程下載和自動(dòng)測(cè)試

13、等技術(shù)；在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)(CAD)，計(jì)算機(jī)輔助制造（CAM），計(jì)算機(jī)輔助測(cè)試（CAT），計(jì)算機(jī)輔助工程（CAE）技術(shù)以及多種計(jì)算機(jī)語(yǔ)言的設(shè)計(jì)概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長(zhǎng)線技術(shù)理論等。</p><p>　　1.1.2 VHDL的發(fā)展過(guò)程</p><p>　　硬件描述語(yǔ)言HDL是EDA技術(shù)

14、的重要組成部分，常見(jiàn)的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、System Verilog和SystemC。其中VHDL、Verilog和現(xiàn)在的EDA設(shè)計(jì)中使用最多，并且我們學(xué)習(xí)的是VHDL的編程方法和實(shí)用技術(shù)。</p><p>　　VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Description</p&

15、gt;<p>　　Language,由IEEE（The Institute of Electrical and Electronics Engineets）進(jìn)一步發(fā)展，并在1987年作為“IEEE標(biāo)準(zhǔn)1076”公布。從此VHDL成為硬件描述語(yǔ)言的業(yè)界標(biāo)準(zhǔn)之一。</p><p>　　1.1.3 VHDL的優(yōu)勢(shì)</p><p>　　與傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計(jì)相比VHDL有很

16、大的優(yōu)勢(shì)，主要表現(xiàn)在：</p><p>　　第一，VHDL語(yǔ)言具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。</p><p>　　第二，VHDL具有也具體硬件電路無(wú)關(guān)和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語(yǔ)言易讀性和層次化，結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。</p&

17、gt;<p>　　1.2 Quartus工具基本模塊介紹</p><p>　　EDA書(shū)中所給出的所有的實(shí)力和實(shí)驗(yàn)都是基于Quartus Ⅱ6.0的，其應(yīng)用方法和設(shè)計(jì)流程對(duì)于其他流行EDA工具的使用具有一定的典型性和普遍性。它提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，也是單芯片可編程系統(tǒng)（SOPC）開(kāi)發(fā)的基本設(shè)計(jì)工具，并為Altera DSP開(kāi)發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了集成綜合環(huán)境。

18、</p><p>　　Quartus Ⅱ6.0包括模塊化的編譯器。編譯器包括的功能模塊有分析/綜合器（Analysis ＆ Synthesis）、適配器（Fitter）、裝配器（Assembler）、時(shí)序分析器（TimingAnalyzer）、設(shè)計(jì)輔助模塊（Design Assistant）、EDA網(wǎng)表文件生成器（EDA Netlist Writer）、編輯數(shù)據(jù)接口（Compiler Database Inter

19、face）等?？梢酝ㄟ^(guò)選擇Start Compilation來(lái)運(yùn)行所有的編譯器模塊，也可以通過(guò)選擇Start單獨(dú)運(yùn)行各個(gè)模塊。還可以通過(guò)選擇Compiler Tool，在Compiler Tool窗口中運(yùn)行該模塊來(lái)啟動(dòng)編譯器模塊。</p><p>　　第 2 章 彩燈控制器的設(shè)計(jì)</p><p>　　2.1 設(shè)計(jì)思路</p><p>　　2.1.1 設(shè)計(jì)任

20、務(wù)</p><p>　　完成該系統(tǒng)的硬件和軟件的設(shè)計(jì)，并制作出實(shí)物裝置，調(diào)試好后并能實(shí)際用（指導(dǎo)教師提供制作所需的器件），最后就課程設(shè)計(jì)本身提交一篇課程設(shè)計(jì)論文。</p><p>　　2.1.2 課題內(nèi)容</p><p>　　1.設(shè)計(jì)一個(gè)彩燈控制器，使彩燈（LED管）能連續(xù)發(fā)出三種以上不同的花型；</p><p>　　2.隨著彩燈顯示圖案的

21、變化，發(fā)出不同的音響聲；</p><p>　　3.使用7段數(shù)碼管顯示當(dāng)前顯示的花型。</p><p>　　2.1.3 設(shè)計(jì)工作量</p><p>　　1、VHDL語(yǔ)言程序設(shè)計(jì)；</p><p><b>　　2、波形仿真；</b></p><p>　　3、在實(shí)驗(yàn)裝置上進(jìn)行硬件測(cè)試，并進(jìn)行演示；&l

22、t;/p><p>　　4、提交一份完整的課程設(shè)計(jì)說(shuō)明書(shū)，包括設(shè)計(jì)原理、程序設(shè)計(jì)、程序分析、仿真分析、硬件測(cè)試、調(diào)試過(guò)程，參考文獻(xiàn)、設(shè)計(jì)總結(jié)等。</p><p>　　2.1.4 主要設(shè)計(jì)模塊</p><p>　　一.是彩燈顯示和揚(yáng)聲器的時(shí)序控制部分；</p><p>　　二.是發(fā)光二極管的動(dòng)態(tài)顯示和數(shù)碼管的動(dòng)態(tài)顯示，本次設(shè)計(jì)中，二者的顯示同步變化

23、；</p><p>　　三.是揚(yáng)聲器的控制部分。</p><p><b>　　流程圖如下所示：</b></p><p>　　圖 1-1 彩燈控制器的設(shè)計(jì)流程圖</p><p>　　2.1.5 基本原理</p><p>　　彩燈控制器的設(shè)計(jì)核心主要是分頻器的使用，顯示部分的設(shè)計(jì)較簡(jiǎn)易。分頻的方法有

24、很多種，本次設(shè)計(jì)采用了其中較簡(jiǎn)易的一種，通過(guò)計(jì)數(shù)器的分頻，將控制器外接的頻率分為幾個(gè)我們預(yù)先設(shè)定的值。當(dāng)計(jì)數(shù)器達(dá)到預(yù)先設(shè)定的值，即產(chǎn)生一個(gè)上升沿，從而實(shí)現(xiàn)分頻。</p><p>　　揚(yáng)聲器通過(guò)不同的頻率控制發(fā)出不同的聲音。同樣發(fā)光二極管和數(shù)碼管的顯示速度也由其中分出來(lái)的一種頻率控制（控制顯示頻率在1~4之間為宜）。通過(guò)使能端的控制可以控制不同的數(shù)碼管顯示預(yù)先設(shè)定的圖案，數(shù)碼管依次顯示的圖案為AA、BB、CC，并隨

25、著發(fā)光二極管同步動(dòng)態(tài)顯示。AA為自左向右顯示，BB為自右向左顯示，CC從二邊向中間再由中間向二邊發(fā)散顯示。與此同時(shí)，顯示不同的花型時(shí)揚(yáng)聲器發(fā)出不同的聲音，代表不同的花型。本次設(shè)計(jì)還帶有復(fù)位功能，通過(guò)復(fù)位可以使彩燈控制器恢復(fù)到最初的狀態(tài)。</p><p>　　第 3 章 程序設(shè)計(jì)和分析</p><p>　　3.1 時(shí)序控制部分</p><p>　　定義4個(gè)信號(hào)

26、，cq,cllk1,clk2,clk3。第一次分頻，為50分頻，當(dāng)clk發(fā)生變化，使a從000000變化到110010時(shí)產(chǎn)生一個(gè)上升沿clk1。如果a沒(méi)有變化到110010則a繼續(xù)自加，直到110010為止產(chǎn)生下一個(gè)上升沿。對(duì)clk進(jìn)行25分頻，原理同上，產(chǎn)生信號(hào)clk2。對(duì)clk進(jìn)行8分頻，產(chǎn)生一個(gè)新的時(shí)鐘脈沖信號(hào)clk3。</p><p>　　對(duì)clk2再進(jìn)行一次分頻，當(dāng)clk2發(fā)生變化，并且變化為上升沿時(shí)，

27、z就加1，直到加到為20時(shí)，s就發(fā)生變化，加1，每當(dāng)s發(fā)生變化，加到30時(shí)，s就加1。當(dāng)s從00000變化到10111時(shí)，就對(duì)s清零，從而實(shí)現(xiàn)數(shù)碼顯示管和發(fā)光二極管的循環(huán)顯示，以達(dá)到顯示速度的要求。（具體程序見(jiàn)附錄）</p><p>　　3.2 發(fā)光二極管、數(shù)碼管顯示及揚(yáng)聲器控制程序</p><p>　　3.2.1 花型A顯示程序</p><p>　　當(dāng)敏感

28、信號(hào)s發(fā)生變化，對(duì)數(shù)碼管進(jìn)行置位和置型，0001000也就是對(duì)相應(yīng)的數(shù)碼管使之顯示花型為A，通過(guò)對(duì)數(shù)碼管使能端的置位，控制顯示的數(shù)碼管顯示為AA ，并且發(fā)光二極管最右邊顯示為亮。當(dāng)S每變化一次，數(shù)碼管向左移動(dòng)一格，發(fā)光二極管也同步向左移動(dòng)，每次只亮一個(gè)燈。當(dāng) s變化到00111之后執(zhí)行下一段程序，同時(shí)揚(yáng)聲器發(fā)出聲音。（具體程序見(jiàn)附錄） </p><p>　　3.2.2 花型B顯示程序</p>&l

29、t;p>　　當(dāng)敏感信號(hào)s發(fā)生變化至01000時(shí)，對(duì)數(shù)碼管進(jìn)行置位和置型，0000011也就是對(duì)相應(yīng)的數(shù)碼管使之顯示花型為B，通過(guò)對(duì)數(shù)碼管使能端的置位，控制顯示的數(shù)碼管顯示為BB ，并且發(fā)光二極管最左邊顯示為亮。當(dāng)S每變化一次，數(shù)碼管向右移動(dòng)一格，發(fā)光二極管也同步向右移動(dòng)，每次只亮一個(gè)燈。當(dāng) s變化到01111之后執(zhí)行下一段程序，同時(shí)揚(yáng)聲器發(fā)出聲音。（具體程序見(jiàn)附錄） </p><p>　　3.2.3 花型

30、C顯示程序</p><p>　　當(dāng)敏感信號(hào)s發(fā)生變化至10000時(shí)，對(duì)數(shù)碼管進(jìn)行置位和置型，1000110也就是對(duì)相應(yīng)的數(shù)碼管使之顯示花型為C，通過(guò)對(duì)數(shù)碼管使能端的置位，控制顯示的數(shù)碼管顯示為CC ，并且發(fā)光二極管最左邊第一個(gè)和最右邊第一個(gè)顯示為亮。當(dāng)S每變化一次，數(shù)碼管向中間移動(dòng)一格，發(fā)光二極管也同步中間移動(dòng)，可以看到由二邊向中間移動(dòng)再發(fā)散到二邊的變化過(guò)程。當(dāng) s變化到10111之后執(zhí)行再循環(huán)顯示A花型，同時(shí)揚(yáng)

31、聲器發(fā)出聲音。 （具體程序見(jiàn)附錄）</p><p>　　第 4 章 波形仿真分析</p><p>　　4.1 花型A波形仿真</p><p>　　程序經(jīng)過(guò)編譯之后即可進(jìn)行波形的仿真，為了方便觀察顯示結(jié)果，這里調(diào)節(jié)仿真時(shí)間為3us ,脈沖頻率clk的周期為5ns，復(fù)位信號(hào)暫且不進(jìn)行仿真.。執(zhí)行Quartus軟件中的processing--> start

32、simulation選項(xiàng)，即可觀察到波形仿真圖像。如下圖所示為顯示花型AA的仿真結(jié)果。</p><p>　　圖 4-1 花型A波形仿真圖</p><p>　　由圖4-1可知，當(dāng)clk發(fā)生變化，來(lái)上升沿時(shí)，led7s1為0001000即數(shù)碼管首先顯示為花型A 二極管按規(guī)定的顯示，首先led7s2位01111111即最右邊的二極管亮燈，led_selout為11000000即最右邊的2個(gè)數(shù)碼管

33、顯示2個(gè)A的花型。當(dāng)clk變化到規(guī)定次數(shù)時(shí)二極管的顯示開(kāi)始按左移動(dòng)，數(shù)碼顯示管也向左移動(dòng)。Led7s2依次變化01111111~11111110，實(shí)現(xiàn)二極管的向左移動(dòng)；led_selout也依次變化11000000~00000011實(shí)現(xiàn)數(shù)碼顯示管的向左移動(dòng)。同時(shí)當(dāng)clk信號(hào)變化50次時(shí)產(chǎn)生一個(gè)上升沿clk1，控制揚(yáng)聲器發(fā)出聲音。</p><p>　　4.2 花型B波形仿真</p><p&

34、gt;　　圖 4-2 花型BB的波形仿真圖</p><p>　　由圖4-2可知，當(dāng)clk發(fā)生變化，來(lái)上升沿時(shí)，led7s1為0000011即數(shù)碼管首先顯示為花型B二極管按規(guī)定的顯示，首先led7s2位11111110即最右邊的二極管亮燈，led_selout為00000011即最右邊的2個(gè)數(shù)碼管顯示2個(gè)B的花型。當(dāng)clk變化到規(guī)定次數(shù)時(shí)二極管的顯示開(kāi)始向右移動(dòng)，數(shù)碼顯示管也向右移動(dòng)。Led7s2依次變化11111

35、110~01111111，實(shí)現(xiàn)二極管的向右移動(dòng)；led_selout也依次變化00000011~11000000實(shí)現(xiàn)數(shù)碼顯示管的向右移動(dòng)。同時(shí)當(dāng)clk信號(hào)變化25次時(shí)產(chǎn)生一個(gè)上升沿clk2，控制揚(yáng)聲器發(fā)出聲音。</p><p>　　4.3 花型C波形仿真</p><p>　　圖 4-3 花型C的波形仿真圖</p><p>　　由圖4-3可知當(dāng)clk發(fā)生變化，來(lái)

36、上升沿時(shí)，led7s1為1000110即數(shù)碼管首先顯示為花型C二極管按規(guī)定的顯示，首先led7s2位01111110即最右邊和最右邊的二極管亮燈，led_selout為10000001即最右邊和最左邊的2個(gè)數(shù)碼管顯示2個(gè)C的花型。當(dāng)clk變化到規(guī)定次數(shù)時(shí)二極管的顯示開(kāi)始向中間移動(dòng)，數(shù)碼顯示管中的花型也向中間移動(dòng)，然后再由中間向倆邊移動(dòng)。Led7s2依次變化01111110~11100111~01111110，實(shí)現(xiàn)二極管的向中間移動(dòng)再向倆

37、邊移動(dòng)；led_selout也依次變化10000001~00011000~10000001實(shí)現(xiàn)數(shù)碼顯示管的向中間再向倆邊移動(dòng)。同時(shí)當(dāng)clk信號(hào)變化8次時(shí)產(chǎn)生一個(gè)上升沿clk3，控制揚(yáng)聲器發(fā)出聲音。</p><p>　　第 5 章 硬件測(cè)試</p><p>　　波形仿真完成之后即可進(jìn)行引腳的分配，并進(jìn)行編程下載至硬件進(jìn)行測(cè)試。在Quartus 中選擇Assignments->Assi

38、gnments Editor,在Assignments Editor窗口中選擇pin標(biāo)簽頁(yè)，即可分配引腳，引腳的分配情況如圖5所示。 </p><p>　　圖 5-1 引腳分配圖</p><p>　　如上圖所示，在實(shí)驗(yàn)過(guò)程中clk的引腳選擇J16即可外接頻率源，實(shí)驗(yàn)過(guò)程中選擇的頻率為1KHZ。其余數(shù)碼管和二極管以及8個(gè)數(shù)碼管的使能端引腳分配見(jiàn)上圖，復(fù)位鍵引腳T10對(duì)應(yīng)的按鍵。選擇proce

39、ss->start compilation,重新編譯，完成后形成可配置到FPGA的pan.sof文件和配置到外部的pan.pof文件。</p><p>　　編程下載，在quartus軟件中，選擇tools/programmer，在Mode中選擇JTAG，點(diǎn)擊”add file” 按鈕添加需要配置的pan.sof文件，選中program /configure，點(diǎn)擊start按鈕對(duì)芯片進(jìn)行配置，等待一段時(shí)間后即

40、可觀察到實(shí)驗(yàn)結(jié)果。</p><p>　　在實(shí)驗(yàn)箱上，我們觀察到實(shí)驗(yàn)結(jié)果按我們所設(shè)計(jì)的那樣顯示，即可顯示我們預(yù)先設(shè)定的三種花型AA、BB、CC并且能夠按要求循環(huán)移動(dòng)，發(fā)光二極管也可按設(shè)計(jì)要求循環(huán)閃爍，并與數(shù)碼顯示管的花型變化同步。同時(shí)當(dāng)顯示不同的花型時(shí)揚(yáng)聲器發(fā)出了不同的聲音。當(dāng)按下復(fù)位鍵時(shí)我們可以看到數(shù)碼顯示管重新開(kāi)始再最右邊顯示花型ＡＡ，并且揚(yáng)聲器停止發(fā)聲。這些實(shí)驗(yàn)結(jié)果驗(yàn)證所設(shè)計(jì)程序的正確性，實(shí)現(xiàn)了設(shè)計(jì)內(nèi)容和要求

41、，并且有了一定的擴(kuò)展功能。</p><p><b>　　心得體會(huì)</b></p><p>　　本次設(shè)計(jì)的是彩燈控制器的設(shè)計(jì)，當(dāng)決定選這個(gè)課題的時(shí)候經(jīng)過(guò)分析就知道關(guān)鍵是計(jì)數(shù)器和分頻器的使用，分頻的方法有很多種，對(duì)于同一種功能的實(shí)現(xiàn)，用VHDL可以采用多種方式進(jìn)行描述，每種方式之間各有優(yōu)劣，本次設(shè)計(jì)只采用了其中較簡(jiǎn)單的一種，應(yīng)盡量用最簡(jiǎn)潔的語(yǔ)言寫出所需功能的程序。<

42、/p><p>　　通過(guò)這次課程設(shè)計(jì)對(duì)ＥＤＡ技術(shù)有了更進(jìn)一步的熟悉，VHDL 語(yǔ)言和Ｃ語(yǔ)言等其他語(yǔ)言還是有很大的區(qū)別。VHDL是EDA技術(shù)的重要組成部分，其具有與具體硬件電路無(wú)關(guān)和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語(yǔ)言易讀性和層次化、結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。其主要的也是最大的優(yōu)點(diǎn)就在于設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過(guò)

43、多的時(shí)間和精力。在實(shí)際操作中發(fā)現(xiàn)設(shè)計(jì)和課本上的知識(shí)有很大聯(lián)系，但又高于課本，一個(gè)簡(jiǎn)單的原理要把它應(yīng)用以及和其他功能綜合起來(lái)就有些困難。通過(guò)設(shè)計(jì)也鞏固了我們的書(shū)本知識(shí)以及通過(guò)借閱書(shū)籍和上網(wǎng)查找資料，也豐富了自己對(duì)EDA的了解。</p><p>　　不過(guò)本次設(shè)計(jì)也存在一些不足，暴露了自己對(duì)EDA的掌握還有所欠缺。在設(shè)計(jì)過(guò)程中，分頻分的太大，頻率太小的話，揚(yáng)聲器的聲音體現(xiàn)不出顯示不同花型時(shí)的區(qū)別；頻率太大的話，數(shù)碼管顯

44、示速度太快，嘗試分頻時(shí)使用不同的脈沖信號(hào)，但沒(méi)有成功。在反復(fù)調(diào)試中，最后還是成功了，但原理還不是很清楚。同時(shí)，在課程設(shè)計(jì)過(guò)程中通過(guò)與同學(xué)的交流及上網(wǎng)查找相關(guān)資料，也了解了他們對(duì)于這門技術(shù)的看法和今后這門技術(shù)的發(fā)展方向?？偟膩?lái)說(shuō)，這次設(shè)計(jì)還是有所收獲的。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1].潘松，黃繼業(yè)．ＥＤＡ與VHDL．[M]北京

45、：清華大學(xué)出版社，2007</p><p>　　[2].徐志軍，徐光輝．CPLD/FPGA的開(kāi)發(fā)與應(yīng)用．[M]北京：電子工業(yè)出版社，2002</p><p>　　[3].邊計(jì)年，薛宏熙．用VHDL設(shè)計(jì)電子線路．北京：清華大學(xué)出版社，2000</p><p>　　[4].王金明，楊吉斌．?dāng)?shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL．北京：機(jī)械工業(yè)出版社，2002</p&g