可控計(jì)數(shù)器的設(shè)計(jì)eda課程設(shè)計(jì)

1、<p><b>　　EDA技術(shù)課程設(shè)計(jì)</b></p><p>　　課題： 可控計(jì)數(shù)器的設(shè)計(jì) </p><p>　　班級(jí)： XXXX 學(xué)號(hào)： ＸＸＸＸＸＸＸＸ　 </p><p>　　學(xué)生姓名： XXX </p><p&

2、gt;　　指導(dǎo)老師： ＸＸＸ </p><p><b>　　目 錄</b></p><p>　　一、課題————————————————————————————1</p><p>　　1.1.可控計(jì)數(shù)器的設(shè)計(jì)————————————————————1</p><p&g

3、t;　　二、課程設(shè)計(jì)目的————————————————————————1</p><p>　　三、一般設(shè)計(jì)要求————————————————————————1</p><p>　　四、實(shí)驗(yàn)原理及模擬結(jié)構(gòu)框圖———————————————————2</p><p>　　4.1實(shí)驗(yàn)原理————————————————————————2</p><

4、p>　　4.2模擬框圖————————————————————————2</p><p>　　五、電路總體設(shè)計(jì)————————————————————————2</p><p>　　5.1可控計(jì)數(shù)器設(shè)計(jì)流程———————————————————2</p><p>　　5.2各個(gè)模塊————————————————————————3</p><

5、;p>　　六、系統(tǒng)的源程序（VHDL）————————————————————4</p><p>　　6.1計(jì)數(shù)環(huán)節(jié)————————————————————————4</p><p>　　6.2掃描單元————————————————————————5</p><p>　　6.3數(shù)碼管譯碼———————————————————————6</p>

6、<p>　　七．程序的調(diào)試分析與仿真————————————————————6</p><p>　　7.1計(jì)數(shù)器單元——————————————————————--6</p><p>　　7.2掃描單元————————————————————————7</p><p>　　7.3數(shù)碼管譯碼———————————————————————7</p>

7、<p>　　八、設(shè)計(jì)總結(jié)——————————————————————————8</p><p>　　九、參考文獻(xiàn)——————————————————————————9</p><p><b>　　一、課題</b></p><p>　　1.1.可控計(jì)數(shù)器的設(shè)計(jì)</p><p><b>　　設(shè)計(jì)要求：

8、 </b></p><p>　?、僭O(shè)計(jì)一個(gè)五進(jìn)制計(jì)數(shù)器,由兩個(gè)控制鍵sel控制不同的計(jì)數(shù)方式;</p><p>　　②當(dāng)sel=00時(shí),按0、1、2、3、4、0、1、2、3、4……順序計(jì)數(shù);</p><p>　　③當(dāng)sel=01時(shí),按0、2、4、6、8、0、2、4、6、8……順序計(jì)數(shù);</p><p>　?、墚?dāng)sel=10時(shí),

9、按1、3、5、7、9、1、3、5、7、9……順序計(jì)數(shù);</p><p>　?、莓?dāng)sel=11時(shí),按5、4、3、2、1、5、4、3、2、1……順序計(jì)數(shù);</p><p>　?、抻蓴?shù)碼管分別譯碼顯示控制信號(hào)和計(jì)數(shù)狀態(tài)，分別用3位數(shù)碼管動(dòng)態(tài)顯示；</p><p>　　⑦給出VHDL設(shè)計(jì)的源程序</p><p><b>　　二、課程設(shè)計(jì)目的

10、</b></p><p>　　《EDA》課程設(shè)計(jì)地一項(xiàng)重要的實(shí)踐性教育環(huán)節(jié)，是學(xué)生在校期間必須接受的一項(xiàng)工程訓(xùn)練。在課程設(shè)計(jì)的過程中，在教室的指導(dǎo)下，運(yùn)用工程的方法，通過一個(gè)簡(jiǎn)單的課題的設(shè)計(jì)練習(xí)，可是學(xué)生通過綜合的系統(tǒng)設(shè)計(jì)，熟悉應(yīng)用系統(tǒng)的設(shè)計(jì)過程、設(shè)計(jì)要求、完成的工作內(nèi)容和具體的設(shè)計(jì)方法，了解必須提交的各項(xiàng)工程文件，也達(dá)到鞏固、充實(shí)和綜合運(yùn)用所學(xué)的只是解決實(shí)際問題的目的。</p><

11、;p>　　通過課程設(shè)計(jì)，應(yīng)能加強(qiáng)學(xué)生如下能力的培養(yǎng)：</p><p>　?。?）獨(dú)立工作能力和創(chuàng)造力；</p><p>　?。?）綜合運(yùn)用專業(yè)及基礎(chǔ)知識(shí)，解決實(shí)際工程即使問題的能力；</p><p>　?。?）查閱圖書資料、產(chǎn)品手冊(cè)和各種工具書的能力；</p><p>　　（4）工程繪圖的能力；</p><p>

12、　　（5）編寫技術(shù)報(bào)告和編制技術(shù)資料的能力。</p><p><b>　　三、一般設(shè)計(jì)要求</b></p><p>　?。?）獨(dú)立完成設(shè)計(jì)任務(wù)</p><p>　　（2）繪制系統(tǒng)硬件總框圖 </p><p>　?。?）繪制系統(tǒng)原理電路圖</p><p>　?。?）制定編寫設(shè)計(jì)方案，編制軟件框圖，完

13、成詳細(xì)完整的程序清單和注釋</p><p>　　（5）制定編寫調(diào)試方案，編寫用戶操作使用說明書</p><p>　?。?）寫出設(shè)計(jì)工作小結(jié)。對(duì)在完成以上文件過程所進(jìn)行的有關(guān)步驟如設(shè)計(jì)思想、指標(biāo)論證、方案確定、參數(shù)計(jì)算、元器件選擇、原理分析等做出說明，并對(duì)所完成的設(shè)計(jì)作出評(píng)價(jià)，對(duì)自己整個(gè)設(shè)計(jì)工作中經(jīng)驗(yàn)教訓(xùn)，總結(jié)收獲和今后研修方向。</p><p>　　四、實(shí)驗(yàn)原理及模

14、擬結(jié)構(gòu)框圖</p><p><b>　　4.1實(shí)驗(yàn)原理</b></p><p>　　計(jì)數(shù)器是一種多功能的電子測(cè)量?jī)x器。它利用電子學(xué)的方法測(cè)出一定時(shí)間內(nèi)輸入的脈沖數(shù)目，并將結(jié)果以數(shù)字形式顯示出來?？煽匚暹M(jìn)制計(jì)數(shù)器是每五個(gè)脈沖信號(hào)向前進(jìn)一位，且當(dāng)控制端不同時(shí)，產(chǎn)生的進(jìn)位輸出不同。再利用數(shù)碼管顯示相應(yīng)的數(shù)值。</p><p>　　首先利用進(jìn)程p1來實(shí)

15、現(xiàn)4種模式的計(jì)數(shù)功能,由信號(hào)sel來控制選擇具體是哪種模式；再利用進(jìn)程p2來掃描6個(gè)數(shù)碼管,而其中3個(gè)用來顯示計(jì)數(shù)值,3個(gè)用來顯示控制信號(hào)的值；最后通過進(jìn)程p3來對(duì)數(shù)碼管進(jìn)行驅(qū)動(dòng)譯碼，將相應(yīng)的五進(jìn)制數(shù)值利用數(shù)碼管體現(xiàn)出來。如圖1、及圖5所示進(jìn)行相關(guān)設(shè)計(jì)。</p><p><b>　　4.2模擬框圖</b></p><p><b>　　圖1.模擬結(jié)構(gòu)框圖<

16、;/b></p><p><b>　　五、電路總體設(shè)計(jì)</b></p><p>　　5.1可控計(jì)數(shù)器設(shè)計(jì)流程</p><p><b>　　圖2.設(shè)計(jì)流程</b></p><p><b>　　5.2各個(gè)模塊</b></p><p>　　(1)計(jì)數(shù)器單

17、元模塊</p><p><b>　　圖3計(jì)數(shù)器單元模塊</b></p><p>　　CLK是計(jì)時(shí)時(shí)鐘，SEL計(jì)數(shù)模式控制信號(hào),Y接收cnt的計(jì)數(shù)值。它利用電子學(xué)的方法測(cè)出一定時(shí)間內(nèi)輸入的脈沖數(shù)目，并將結(jié)果以數(shù)字形式顯示出來。可控五進(jìn)制計(jì)數(shù)器是每五個(gè)脈沖信號(hào)向前進(jìn)一位，且當(dāng)控制端不同時(shí)，產(chǎn)生的進(jìn)位輸出不同。</p><p><b>　　

18、（2）掃描單元</b></p><p><b>　　圖4掃描單元模塊</b></p><p>　　CLK是計(jì)時(shí)時(shí)鐘，SEL計(jì)數(shù)模式控制信號(hào),CK掃描時(shí)鐘, duan代表6個(gè)數(shù)碼管。利用掃描脈沖掃描6個(gè)數(shù)碼管,而其中3個(gè)用來顯示計(jì)數(shù)值,3個(gè)用來顯示控制信號(hào)的值。</p><p><b>　?。?）數(shù)碼管譯碼</b>

19、;</p><p><b>　　圖5數(shù)碼管譯碼模塊</b></p><p>　　CLK是計(jì)時(shí)時(shí)鐘，SEL計(jì)數(shù)模式控制信號(hào),CK掃描時(shí)鐘, duan代表6個(gè)數(shù)碼管，sm是數(shù)碼管的七段是數(shù)碼管數(shù)字七段，他主要用來對(duì)數(shù)碼管進(jìn)行驅(qū)動(dòng)譯碼，將相應(yīng)的五進(jìn)制數(shù)值利用數(shù)碼管體現(xiàn)出來。</p><p>　　六、系統(tǒng)的源程序（VHDL）</p>&l

20、t;p><b>　　6.1計(jì)數(shù)環(huán)節(jié)</b></p><p>　　library ieee;</p><p>　　use ieee.std_logic_1164.all; </p><p>　　use ieee.std_logic_unsigned.all;</p><p>　　entity sheji3 is<

21、;/p><p>　　port(clk,ck:in std_logic;--clk是計(jì)數(shù)時(shí)鐘,ck是掃描時(shí)鐘 </p><p>　　sel:in std_logic_vector(1 downto 0);--計(jì)數(shù)模式控制信號(hào) </p><p>　　sm:out std_logic_vector(6 downto 0);---數(shù)碼管的七段 </p>

22、<p>　　duan:out std_logic_vector(5 downto 0));--6個(gè)數(shù)碼管 </p><p>　　end sheji3;</p><p>　　architecture art of sheji3 is</p><p>　　signal cnt:std_logic_vector(3 downto 0);--信號(hào)cnt用來計(jì)數(shù)

23、</p><p>　　signal temp:integer range 0 to 5; </p><p>　　signal x: std_logic_vector(3 downto 0);--數(shù)碼管動(dòng)態(tài)顯示的值</p><p>　　signal y: std_logic_vector(3 downto 0);--接收cnt的計(jì)數(shù)值 </p><

24、p><b>　　Begin</b></p><p>　　p1:process(clk)--進(jìn)程p1主要用來實(shí)現(xiàn)4種模式的計(jì)數(shù)功能,由信號(hào)sel來控制選擇具體是哪種模式</p><p><b>　　begin </b></p><p>　　if(clk'event and clk='1')t

25、hen </p><p>　　case sel is</p><p>　　when "00"=>if(cnt>="0100")then </p><p>　　cnt<="0000"; </p>

26、;<p>　　else cnt<=cnt+1; </p><p><b>　　end if;</b></p><p>　　when "01"=>if(cnt>="1000" or cnt="0001" or cnt="0011&quo

27、t; or cnt="0101" or cnt="0111")then</p><p>　　cnt<="0000"; </p><p>　　else cnt<=cnt+2; </p><p><b>　　end if;</b

28、></p><p>　　when "10"=>if(cnt>="1001" or cnt="0000" or cnt="0010" or cnt="0100" or cnt="0110" or cnt="1000")then</p><p

29、>　　cnt<="0001"; </p><p>　　else cnt<=cnt+2; </p><p><b>　　end if;</b></p><p>　　when "11"=>if(cnt>"0101" or cnt="

30、0001" or cnt="0000")then</p><p>　　cnt<="0101"; </p><p>　　else cnt<=cnt-1; </p><p><b>　　end if;</b></p><p>　　when

31、others=>cnt<="1111";</p><p><b>　　end case;</b></p><p><b>　　y<=cnt;</b></p><p><b>　　end if;</b></p><p>　　end proce

32、ss p1;</p><p><b>　　6.2掃描單元</b></p><p>　　p2:process(ck) --進(jìn)程p2主要用來掃描6個(gè)數(shù)碼管,其中3個(gè)用來顯示計(jì)數(shù)值,3個(gè)用來顯示控制信號(hào)的值</p><p><b>　　begin </b></p><p>　　if(ck'even

33、t and ck='1') then </p><p>　　case temp is</p><p>　　when 0=>duan<="000001"; </p><p><b>　　x<=y; </b></p><p>　　when 1=>duan&

34、lt;="000010"; </p><p>　　x<=y; </p><p>　　when 2=>duan<="000100"; </p><p><b>　　x<=y; </b></p><p>　　when 3=>duan&

35、lt;="001000"; </p><p>　　x<="00"&sel; </p><p>　　when 4=>duan<="010000"; </p><p>　　x<="00"&sel; </p><

36、;p>　　when others=>duan<="100000"; </p><p>　　x<="00"&sel;</p><p>　　end case; </p><p>　　temp<=temp+1; </p><p><b>　　end if

37、;</b></p><p>　　end process p2;</p><p><b>　　6.3數(shù)碼管譯碼</b></p><p>　　p3:process(x) --進(jìn)程p3主要用來對(duì)數(shù)碼管進(jìn)行驅(qū)動(dòng)譯碼</p><p><b>　　begin </b></p><

38、;p><b>　　case x is</b></p><p>　　when "0000"=>sm<="1111110"; </p><p>　　when "0001"=>sm<="0110000"; </p><p>　　when

39、"0010"=>sm<="1101101"; </p><p>　　when "0011"=>sm<="1111001"; </p><p>　　when "0100"=>sm<="0110011"; </p><

40、p>　　when "0101"=>sm<="1011011"; </p><p>　　when "0110"=>sm<="1011111"; </p><p>　　when "0111"=>sm<="1110000"; <

41、/p><p>　　when "1000"=>sm<="1111111"; </p><p>　　when "1001"=>sm<="1111011"; </p><p>　　when others=>sm<="0000000";&

42、lt;/p><p>　　end case; </p><p>　　end process p3; </p><p><b>　　end art;</b></p><p>　　七．程序的調(diào)試分析與仿真</p><p><b>　　7.1計(jì)數(shù)器單元</b></p>&l

43、t;p>　　利用相關(guān)軟件max+plus進(jìn)行仿真，觀察波形是否正確，在計(jì)數(shù)時(shí)種下，觀察sel分別在00，01，10，11進(jìn)行的五進(jìn)制的計(jì)數(shù)，通過以上圖形可知，y在sel選擇不同的控制方式時(shí)，輸出的值是符合條件的。當(dāng)sel=00時(shí),按0、1、2、3、4、0、1、2、3、4……順序計(jì)數(shù);當(dāng)sel=01時(shí),按0、2、4、6、8、0、2、4、6、8……順序計(jì)數(shù);當(dāng)sel=10時(shí),按1、3、5、7、9、1、3、5、7、9……順序計(jì)數(shù);當(dāng)se

44、l=11時(shí),按5、4、3、2、1、5、4、3、2、1……順序計(jì)數(shù);</p><p><b>　　圖6計(jì)數(shù)器單元仿真</b></p><p><b>　　7.2掃描單元</b></p><p>　　通過圖形可以看出，在每個(gè)掃描時(shí)鐘下當(dāng)temp=0，duan<="000001"; temp=1，dua

45、n="000010"; temp=2，duan="0000100"; temp=3，duan="001000"; temp=4，duan="010000"; temp>=4，duan="100000";根據(jù)圖形是符合條件的。 </p><p><b>　　圖7掃描

46、單元仿真</b></p><p><b>　　7.3數(shù)碼管譯碼</b></p><p>　　根據(jù)x的值，表現(xiàn)出數(shù)碼管的七段的亮暗顯示出該數(shù)碼管的值</p><p>　　X="0000"，sm="1111110"; 數(shù)碼管顯示：0</p><p>　　X="00

47、01"，sm<="0110000";數(shù)碼管顯示：1 </p><p>　　X="0010"，sm<="1101101";數(shù)碼管顯示：2 </p><p>　　X="0011"，sm<="1111001";數(shù)碼管顯示：3</p><p>　

48、　X="0100"，sm<="0110011";數(shù)碼管顯示：4</p><p>　　X="0101"，sm<="1011011";數(shù)碼管顯示：5 </p><p>　　X="0110"，sm<="1011111";數(shù)碼管顯示：6</p>

49、<p>　　X="0111"，sm<="1110000";數(shù)碼管顯示：7</p><p>　　X="1000"，sm<="1111111";數(shù)碼管顯示：8</p><p>　　X="1001"，sm<="1111011";數(shù)碼管顯示：9 &

50、lt;/p><p>　　X=others，sm<="0000000";數(shù)碼管顯示：0</p><p>　　設(shè)計(jì)仿真時(shí)，存在延時(shí)（如圖8.1），不便觀察，所以，又給sel依次賦值"00"，"01""10""11"仿真得到如下圖8.2至圖8.5四圖，結(jié)果便于觀察，符合設(shè)計(jì)要求。</p&g

51、t;<p>　　圖8.1數(shù)碼管譯碼仿真（"sel"為"00""01""10""11"）</p><p>　　圖8.1數(shù)碼管譯碼仿真（"sel"為"00"）</p><p>　　圖8.1數(shù)碼管譯碼仿真（"sel"為&qu

52、ot;01"）</p><p>　　圖8.1數(shù)碼管譯碼仿真（"sel"為"10"）</p><p>　　圖8.1數(shù)碼管譯碼仿真（"sel"為"11"）</p><p><b>　　八、設(shè)計(jì)總結(jié)</b></p><p>　　為期一周的

53、課程設(shè)計(jì)結(jié)束了，從開始茫然，到有些頭緒，再到對(duì)所選課題、所設(shè)計(jì)內(nèi)容了然于胸，這期間，確實(shí)讓我收獲了很多。</p><p>　　首先，便是認(rèn)識(shí)到缺乏很多最基本的書本知識(shí)：上課并沒有非常認(rèn)真的我，</p><p>　　在這次設(shè)計(jì)的開始，我非常茫然，深感所學(xué)知識(shí)的不足，對(duì)硬件描述語言VHDL的不熟悉，對(duì)EDA開發(fā)工具軟件MAX+PlusⅡ的操作使用不嫻熟，以及設(shè)計(jì)意識(shí)的缺乏。</p>

54、<p>　　但是經(jīng)過翻看書本，上網(wǎng)查閱相關(guān)資料，以及詢問老師不懂的問題，漸漸地，我對(duì)我們這組的課題——“可控計(jì)數(shù)器的設(shè)計(jì)”有了較明確的設(shè)計(jì)思路，于是我和我們小組的一些成員共同研究相關(guān)代碼，借助于一些資料的參考，經(jīng)過對(duì)初步設(shè)計(jì)的代碼的檢查和排查，最終得到了滿足設(shè)計(jì)要求的代碼。并通過仿真，得到了和預(yù)期一樣、符合設(shè)計(jì)要求的仿真圖形。</p><p>　　課程設(shè)計(jì)過程中，我學(xué)會(huì)了很多細(xì)枝末節(jié)但很重要的知識(shí)點(diǎn)

55、，如：如何更快更好地使用用MAX+PlusⅡ仿真軟件，做出電路框圖；VHDL語句中的庫(kù)定義、端口說明定義、數(shù)據(jù)類型定義、進(jìn)程語句的使用、賦值語句的使用等；7段數(shù)碼管的掃描與譯碼顯示原理；印象最深的便是數(shù)據(jù)類型定義里的“std_logic”為“標(biāo)準(zhǔn)邏輯位”，取值為“0” “1”“ Z”“ X”,而“std_logic_vector”稱為“標(biāo)準(zhǔn)邏輯矢量”。這些細(xì)小的知識(shí)點(diǎn)，往往是設(shè)計(jì)能否成功不可或缺的部分。</p><p

56、>　　這次課程設(shè)計(jì)的最大收獲，除了學(xué)習(xí)和鞏固了相關(guān)知識(shí)外，更讓我明白了許多：只要全身心投入到一件事中，并且有持之以恒的決心，有團(tuán)隊(duì)合作精神，那就一定會(huì)有所收獲！</p><p>　　最后我想說：通過這次的課程設(shè)計(jì)，我會(huì)繼續(xù)學(xué)好相關(guān)知識(shí)，提高自身專業(yè)素質(zhì)，更感謝老師在設(shè)計(jì)中給與我的幫助與孜孜不倦的教誨，讓我有信心繼續(xù)拓展學(xué)習(xí)更多的專業(yè)知識(shí)！</p><p><b>　　九、參

57、考文獻(xiàn)</b></p><p>　　[1] 潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程.北京：科學(xué)出版社，2002</p><p>　　[2] 謝云.現(xiàn)代電子技術(shù)實(shí)踐課程指導(dǎo).北京：國(guó)防工業(yè)出版社，2003</p><p>　　[3] 修文.實(shí)用電子電路設(shè)計(jì)制作300例.中國(guó)電力出版社，2004</p><p>　　[4] 沈明山.EDA技