一種用于無(wú)線通信的DSP結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著數(shù)字信號(hào)處理技術(shù)和半導(dǎo)體技術(shù)的迅速發(fā)展，數(shù)字信號(hào)處理系統(tǒng)越來(lái)越趨向以數(shù)字信號(hào)處理器(DSP)為核心，各種數(shù)字信號(hào)處理系統(tǒng)已經(jīng)可以采用單片系統(tǒng)實(shí)現(xiàn)，基于DSP內(nèi)核的專(zhuān)用數(shù)字信號(hào)處理系統(tǒng)芯片開(kāi)發(fā)模式成為這類(lèi)系統(tǒng)開(kāi)發(fā)的主流方式，通過(guò)采用合適的DSP內(nèi)核可以簡(jiǎn)化設(shè)計(jì)并縮短產(chǎn)品上市時(shí)間，快速實(shí)現(xiàn)不斷發(fā)展地?cái)?shù)字信號(hào)處理算法。 本文分析了無(wú)線通信領(lǐng)域的常用算法，如維特比算法，基于分析對(duì)DSP提出了要求，并對(duì)現(xiàn)有DSP器件進(jìn)行了分析，指出了

2、其不足之處。相比于現(xiàn)有DSP通過(guò)多處理單元，大總線寬度和并行性來(lái)提高DSP的運(yùn)算速度，提出了基于算法的DSP結(jié)構(gòu)，通過(guò)提高算法符合度來(lái)提高DSP的運(yùn)算速度。針對(duì)特定算法，還設(shè)計(jì)了相應(yīng)的指令、適合算法的總線結(jié)構(gòu)和運(yùn)算單元結(jié)構(gòu)。 對(duì)于所設(shè)計(jì)的DSP結(jié)構(gòu)，做了IP核開(kāi)發(fā)的嘗試。用Verilog對(duì)整體結(jié)構(gòu)作了行為級(jí)描述和仿真。各個(gè)運(yùn)算單元結(jié)構(gòu)進(jìn)行了RTL級(jí)描述和門(mén)級(jí)綜合，門(mén)級(jí)仿真。仿真結(jié)果表明，和現(xiàn)有DSP相比，雖然本文設(shè)計(jì)的DSP運(yùn)算