短電弧機(jī)床工作介質(zhì)自動(dòng)跟蹤系統(tǒng).pdf

1、本文首先重點(diǎn)介紹了運(yùn)動(dòng)目標(biāo)的數(shù)據(jù)采集及處理系統(tǒng)。在非接觸位移測(cè)量領(lǐng)域中，電荷耦合器件CCD是具有較高靈敏度的光電傳感器，其測(cè)量精度高，能自動(dòng)連續(xù)地進(jìn)行檢測(cè)。本論文在分析用于激光三角測(cè)量的線陣CCD測(cè)量系統(tǒng)要求的基礎(chǔ)上，研制了應(yīng)用于線陣CCD的幾種電路。研制了CCD自動(dòng)增益調(diào)整電路。該電路根據(jù)CCD爆光時(shí)間與輸出模擬電壓的線性關(guān)系，通過單片機(jī)調(diào)節(jié)數(shù)字控制電位計(jì)x9313器件，調(diào)整CCD驅(qū)動(dòng)電路的頻率，從而改變CCD的爆光時(shí)間，以保持輸出信

2、號(hào)在不失真的范圍內(nèi)。實(shí)驗(yàn)證明，這個(gè)系統(tǒng)能夠自動(dòng)調(diào)整不符合采集要求的CCD增益，提高測(cè)量精度。研制了雙通道數(shù)據(jù)采集電路。該電路利用快速A/D轉(zhuǎn)換器AD9048、雙端口存貯器IDT7134組成高速采集與緩沖電路，實(shí)現(xiàn)了雙通道CCD信號(hào)的同步高速采集。研制了采用現(xiàn)場(chǎng)可編程門陣列FPGA的CCD驅(qū)動(dòng)與數(shù)據(jù)處理電路。本文利用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì)，將FPGA器件配置成專用于線陣CCD信號(hào)的硬件數(shù)據(jù)處理器，達(dá)到數(shù)據(jù)實(shí)時(shí)處理的要求

3、，并同時(shí)將CCD驅(qū)動(dòng)電路集成在FPGA器件內(nèi)，縮小了電路面積，提高了系統(tǒng)的集成度。 在此基礎(chǔ)上通過系統(tǒng)總體硬件和軟件流程的設(shè)計(jì)，運(yùn)用圖象差分、形心跟蹤等算法來對(duì)運(yùn)動(dòng)目標(biāo)進(jìn)行分析，并通過VC++語言在PC機(jī)上編程通過接口與伺服控制系統(tǒng)相聯(lián)系，以控制機(jī)械云臺(tái)由方位和俯仰兩個(gè)四相步進(jìn)電機(jī)實(shí)現(xiàn)工作介質(zhì)澆注口對(duì)形心目標(biāo)的自動(dòng)跟蹤及澆注。 最后，考慮到電磁干擾，本文通過電磁干擾概念的提出理論上電磁干擾的產(chǎn)生及預(yù)防，并且結(jié)合實(shí)際問題提