32位嵌入式RISC微處理器設計.pdf

1、隨著無線通信、多媒體以及互連網(wǎng)技術的發(fā)展，電子產(chǎn)品對數(shù)據(jù)處理量的要求越來越大，對系統(tǒng)運行速度的要求也越來越高，集成電路技術的進步與發(fā)展使得可重用性和短設計周期性成為硬件設計的焦點。因此，8位微處理器必將在不久的將來被32位微處理器所取代。然而，目前大多數(shù)的微處理器公司的處理器，只支持一端存儲——大端存儲或小端存儲，會給編譯器的編譯帶來麻煩。業(yè)界所廣泛采用的Barrel shifter，占用大量多路選擇器資源，在價格和應用等方面并不是國內(nèi)

2、中、低端產(chǎn)品的最佳選擇。因此，32位嵌入式微處理器技術在國內(nèi)中、低端產(chǎn)品的應用上，有著很大的發(fā)展空間。 本文依據(jù)MIPS32指令系統(tǒng)，以及馮·諾依曼體系結(jié)構(gòu)的特點，提出了32位嵌入式RISC微處理器sfmi_cpu的整體架構(gòu)，完成sfmi_cpu微處理器的RTL設計實現(xiàn)。采用層次化設計方法，按功能的不同劃分為6個模塊，所有模塊均采用硬件描述語言Verilog HDL實現(xiàn)，并采用有限狀態(tài)機來提高處理器的穩(wěn)定性。為了提高微處理器的工

3、作效率，在sfmi_cpu微處理器設計實現(xiàn)的基礎上，深入研究了流水線技術及相關問題的解決方法，改進了傳統(tǒng)5級流水線結(jié)構(gòu)，并基本解決了數(shù)據(jù)相關、結(jié)構(gòu)相關和控制相關的問題。為了驗證RTL代碼及解決流水相關問題的有效性，建立軟件測試平臺，對sfmi_cpu微處理器進行功能仿真、邏輯綜合、布局布線、時序仿真，證明設計理論的有效性。通過驗證測試所得到的相關數(shù)據(jù)表明，論文所設計的32位微處理器sfmi_cpu，相對于目前在在中、低端市場所普遍應用的