TL16C554芯片的逆向設(shè)計(jì).pdf

1、我國(guó)集成電路的設(shè)計(jì)水平還很低，通信芯片的設(shè)計(jì)也是如此。微電子技術(shù)和智能計(jì)算機(jī)化輔助設(shè)計(jì)技術(shù)改造電子產(chǎn)品的設(shè)計(jì)已是一種必然的趨勢(shì)。EDA工具在集成電路的設(shè)計(jì)工作中所占的技術(shù)含量越來(lái)越高，芯片設(shè)計(jì)項(xiàng)目的開(kāi)發(fā)也日益依賴于EDA系統(tǒng)和先進(jìn)的設(shè)計(jì)方法。 TLl6C554異步通信器件芯片項(xiàng)目是由中國(guó)電子科技集團(tuán)公司第四十七研究所設(shè)計(jì)室開(kāi)發(fā)的一塊CMOS數(shù)字大規(guī)模集成電路。它包括四個(gè)增強(qiáng)型TLl6C550異步通信器件以及可控邏輯功能。每一個(gè)

2、通道都提供數(shù)據(jù)字符的串行到并行的轉(zhuǎn)換。這些數(shù)據(jù)字從外圍器件或調(diào)制解調(diào)器或CPU傳輸?shù)牟⑿械酱修D(zhuǎn)換的數(shù)據(jù)字符。四個(gè)異步通信通道的狀態(tài)在功能操作中的任意時(shí)刻都可以能被CPU讀出。所獲得的信息包括執(zhí)行操作的類型，條件和遇到的錯(cuò)誤信息。TLl6C554能夠被放置在一個(gè)交替的FIFO模式。該模式能激活內(nèi)部的FIFO從而允許16位的字節(jié)在接收和傳輸模式中被存儲(chǔ)。為了減小系統(tǒng)的輔助操作和達(dá)到最佳的系統(tǒng)效率，所有的邏輯功能都集成在芯片上。每一個(gè)集成異

3、步通信器件包括一個(gè)可編程的波特率發(fā)生器，它能夠?qū)斎霑r(shí)鐘進(jìn)行1～2<'16>-1的分頻。獨(dú)立的發(fā)送控制，接收，線性狀態(tài)和數(shù)據(jù)置位中斷。論文中詳細(xì)討論了TLl6C554的工作原理。同時(shí)也詳細(xì)介紹了TLl6C554電路分析與設(shè)計(jì)中遇到的各種電路類型和時(shí)序電路分析設(shè)計(jì)的基本思想。 集成電路設(shè)計(jì)的各個(gè)階段都與仿真緊密聯(lián)系在一起，仿真是在CadenceEDA系統(tǒng)中利用Verilog-XL仿真器進(jìn)行，使用 Verilog HDL硬件描述語(yǔ)

4、言。Verilog-XL仿真器是數(shù)字電路優(yōu)秀的仿真工具，可對(duì)組合電路和時(shí)序電路仿真，仿真的結(jié)果是調(diào)用波形觀察工具查看波形。本文詳細(xì)討論了設(shè)計(jì)中典型的子單元電路的仿真，分析仿真的原理和過(guò)程。 版圖設(shè)計(jì)完成后要做物理驗(yàn)證，主要做設(shè)計(jì)規(guī)則檢查和邏輯與版圖一致性檢查，在檢查通過(guò)后還要進(jìn)行后仿真。只有通過(guò)后仿真的設(shè)計(jì)，才能保證設(shè)計(jì)的集成電路性能完全滿足要求。本文詳細(xì)討論了TLl6C554各種狀態(tài)的仿真，分析仿真后所得到的端口波形圖，可