低雜散雷達信號模擬器設計與實驗研究.pdf_第1頁
已閱讀1頁,還剩65頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、高精度、低雜散(低噪聲)和高實時性是對雷達信號模擬器性能的基本要求,隨著雷達技術的發(fā)展和新體制雷達系統(tǒng)的出現(xiàn),對雷達信號模擬器的性能要求也越來越高。本文主要研究寬頻帶、低雜散雷達信號模擬器的結(jié)構(gòu)形式、設計與實現(xiàn)、測試與實驗等關鍵技術問題。 論文首先對雷達信號模擬器的性能指標進行了深入的分析,詳細討論了雷達信號模擬器實現(xiàn)的各種結(jié)構(gòu)形式與方案。為了最大限度地降低雷達信號模擬器輸出信號的雜散電平,論文提出了采用基于通用計算機與高速數(shù)字

2、信號處理器(DSP)組成的多處理器分布式并行結(jié)構(gòu)形式設計實現(xiàn)雷達信號模擬器。雷達信號模擬器的寬頻帶特性使得雷達信號模擬器必須具有高數(shù)據(jù)吞吐率和高實時性,采用通用串行總線(USB)實現(xiàn)PC機與多DSP系統(tǒng)之間的高速數(shù)據(jù)傳輸,既保證了雷達信號模擬器的實時性,又最大限度地降低了計算機與數(shù)字信號處理系統(tǒng)間的電磁干擾。 論文完成了基于TMS320VC33的DSP系統(tǒng)設計,并對該系統(tǒng)硬件的信號完整性設計進行了分析?;赨SB的數(shù)據(jù)傳輸系統(tǒng)實

3、現(xiàn)PC機與DSP系統(tǒng)的高速數(shù)據(jù)傳輸,是雷達信號模擬器的重要組成部分,論文對USB2.0協(xié)議和接口芯片CY7C68013進行了深入的研究,論述了基于CY7C68013的高速數(shù)據(jù)傳輸系統(tǒng)的工作原理,完成了該系統(tǒng)的軟/硬件設計,并將與數(shù)據(jù)傳輸有關的代碼封裝成一個通用控件,便于雷達信號模擬器軟件調(diào)用。對于雷達信號模擬器的邏輯控制電路,采用單片可編程邏輯器件(FPGA)實現(xiàn),減少硬件電路板的體積、提高硬件系統(tǒng)的可靠性。最后對所設計的雷達信號模擬器

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論