基于ARM926EJ-S的MPEG4_AAC音頻解碼系統(tǒng)設(shè)計.pdf

1、近年來，消費類電子產(chǎn)業(yè)發(fā)展迅速，第三代移動通信，多媒體播放器，數(shù)字電視等新技術(shù)和新應(yīng)用逐步從實驗室走向?qū)こ０傩占?。在這樣的背景下，新的傳輸技術(shù)需要新的信源壓縮方式。目前，隨著市場對技術(shù)的驅(qū)動，MP3標(biāo)準(zhǔn)已經(jīng)不能適應(yīng)消費者不斷提高的欣賞要求，消費類電子產(chǎn)品中將越來越多的采用基于MPEG4技術(shù)的AAC音頻壓縮標(biāo)準(zhǔn)。本文從系統(tǒng)設(shè)計的角度出發(fā)，圍繞MPEG4_AAC的相關(guān)標(biāo)準(zhǔn)，提出了一種基于ARM926EJ-S處理器的低功耗高效率MPEG4_A

2、AC解碼軟件系統(tǒng)，并設(shè)計了相應(yīng)的硬件實現(xiàn)平臺。 本文首先對MPEG4 AAC的概況做了介紹。接著詳細(xì)論述了MPEG4 AAC的編解碼過程和關(guān)鍵技術(shù)。在第三章分析了ARM926EJ-S處理器的相關(guān)特點，重點研究了ARM926EJ-S的存儲系統(tǒng)結(jié)構(gòu)，綜合考慮了軟件編程實現(xiàn)和硬件結(jié)構(gòu)的特點，總結(jié)出基于ARM926EJ-S的SoC實現(xiàn)低功耗的策略。第四章討論了MPEG4_AAC解碼器設(shè)計流程，分析了AAC的文件存儲格式，重點論述了算法和

3、數(shù)據(jù)流的優(yōu)化方法。隨后的軟件仿真分析顯示，這些優(yōu)化能夠極大減少指令周期數(shù)并能提高Cache的利用率。 在本文最后一章用FPGA實現(xiàn)了12S數(shù)字音頻接口，通過基帶處理器和音頻CODEC，可以構(gòu)成一個完整的硬件測試平臺。經(jīng)過充分的測試表明，運行于ARM926EJ-S處理器上的軟件系統(tǒng)在常見采樣率和碼率條件下能夠完成MPEG4_AAC LC類型的實時解碼回放功能，并能提供較好的功效比。該硬件平臺的實現(xiàn)思路為基帶處理器音頻子系統(tǒng)ASIC