ABS-S信道解調(diào)芯片中Reed-Muller碼的算法研究與VLSI實現(xiàn).pdf

1、Reed-Muller碼是穆勒(D.E.Muller)和里德(L.S.Reed)于1954年提出的，它是研究最早的線性分組碼之一。幾十年來，廣大的譯碼學者們對Reed-Muller碼進行了廣泛的研究。Reed-Muller碼以其低譯碼復(fù)雜度的特點在實際應(yīng)用中使用的非常廣泛。先進廣播系統(tǒng)——衛(wèi)星(AdvancedBroadcastSystem-Satellite,ABS-S)是我國具有自主知識產(chǎn)權(quán)和具有中國特色的直播衛(wèi)星傳輸技術(shù)，它可以保

2、證電視節(jié)目傳輸安全的傳輸技術(shù)標準。在ABS-S標準中采用Reed-Muller碼對調(diào)制方式和碼率進行編碼，所以在ABS-S信道解調(diào)芯片中為了得到本幀的調(diào)制方式和碼率，必須對其進行譯碼。
　　本論文設(shè)計的Reed-Muller碼譯碼器應(yīng)用于ABS-S信道解調(diào)芯片中。論文的主要內(nèi)容如下：第一章介紹Reed_Muller碼的研究背景，數(shù)字通信系統(tǒng)的結(jié)構(gòu)，信道編碼的基本原理及其在現(xiàn)代通信領(lǐng)域的實際應(yīng)用，最后將ABS-S標準與DVB-S2標

3、準做了簡要的對比分析。第二章對Reed-Muller碼的編譯碼原理進行了較為深入的研究。第三章研究了ABS-S標準中的編碼算法，然后在第二章的理論基礎(chǔ)上確定ABS-S信道解調(diào)芯片中Reed-Muller碼的譯碼算法。第四章對Reed-Muller碼譯碼器進行了VLSI實現(xiàn)并對綜合結(jié)果進行分析。第五章對該譯碼器進行FPGA原型驗證。
　　本設(shè)計的主要工作為：使用C語言搭建行為級模型，模擬了ABS-S標準中Reed-Muller碼的編

4、碼及ABS-S解調(diào)芯片中的譯碼過程，功能仿真結(jié)果證實所選用的譯碼算法完全符合ABS-S信道解調(diào)芯片的設(shè)計要求。然后對Reed-Muller碼的譯碼器進行了硬件實現(xiàn)，使用VerilogHDL硬件描述語言編寫RTL級代碼，然后利用Cadence公司的NC-Verilog仿真器對其進行功能仿真，將仿真結(jié)果與使用C語言搭建的行為級模型的仿真結(jié)果進行對比，其結(jié)果與定點仿真結(jié)果完全一致。調(diào)用SMIC的0.13μm工藝庫，使用Synopsys公司的綜