高精度、寬帶寬CMOS全差分運(yùn)算放大器技術(shù)研究.pdf

1、基于模擬集成電路基本理論與系統(tǒng)穩(wěn)定原理，論文針對高精度、寬帶寬CMOS全差分運(yùn)算放大器(OTA)進(jìn)行了性能指標(biāo)及測試技術(shù)探討，并研究設(shè)計(jì)了CMOS全差分共源共柵兩級OTA、核心單元與總體電路版圖。 首先，通過對OTA開環(huán)增益、單位增益帶寬、相位裕度和建立時(shí)間等性能指標(biāo)的分析，并對比了幾種典型運(yùn)放結(jié)構(gòu)，設(shè)計(jì)開發(fā)了一種CMOS全差分共源共柵兩級運(yùn)算放大器框架。經(jīng)各種電路結(jié)構(gòu)性能優(yōu)劣對比，進(jìn)而確定了OTA輸入級和輸出級單元拓?fù)洹?

2、 在核心單元研發(fā)過程中，實(shí)現(xiàn)了極零抵消的密勒補(bǔ)償方案，并提出了一種適用于輸入級單元的新型連續(xù)型共模反饋電路架構(gòu)。同時(shí)，根據(jù)OTA整體指標(biāo)對輸入級和輸出級單元不同的性能要求，并結(jié)合連續(xù)型共模反饋電路與開關(guān)電容型共模反饋電路的各自特點(diǎn)，將連續(xù)型共模反饋和開關(guān)電容共模反饋技術(shù)分別應(yīng)用于運(yùn)放輸入級和輸出級單元。 進(jìn)而，在Cadence環(huán)境下基于SMIC0.35μmCMOS工藝模型，對典型單元電路進(jìn)行HSPICE模擬。該兩級CMOS全差

3、分OTA的開環(huán)增益為88dB，單位增益帶寬612.2MHz，相位裕度48.4°，建立時(shí)間4.5ns，功耗14.06mW。此模塊采用SMIC0.35μmCMOS雙層多晶4層金屬布線(2P4M)的CMOS數(shù)?；旌瞎に?，設(shè)計(jì)實(shí)現(xiàn)的整體OTA版圖面積為0.5*0.2mm2。 結(jié)果表明，所設(shè)計(jì)的高精度、寬帶寬CMOS全差分共源共柵兩級OTA已滿足并部分超出了預(yù)設(shè)指標(biāo)。調(diào)試后的電路已成功應(yīng)用于10位100MSPSADC的MDAC開關(guān)電容放大