32位RISC處理器研究及實(shí)現(xiàn).pdf_第1頁
已閱讀1頁,還剩66頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著信息技術(shù)的發(fā)展,嵌入式處理器在人們的生產(chǎn)生活中的應(yīng)用越來越廣泛。設(shè)計(jì)出具有國內(nèi)自主知識(shí)產(chǎn)權(quán)的32位嵌入式處理器不僅對(duì)我國的戰(zhàn)略安全具有顯著意義,同時(shí)也有利于打破國外壟斷,帶來豐厚的市場(chǎng)效益。 ARM系列32位RISC處理器是目前公認(rèn)的業(yè)界領(lǐng)先的嵌入式RISC處理器,本文的目的就是在充分研究ARM體系結(jié)構(gòu)的基礎(chǔ)上,參照ARM公司提供的數(shù)據(jù)手冊(cè),設(shè)計(jì)一款32位RISC處理器——ACORE。文中首先介紹了ARM7TDMI體系結(jié)構(gòu)及

2、其支持的指令集,ACORE和ARM7TDMI擁有一樣的數(shù)據(jù)類型、處理器模式和工作狀態(tài);包含31個(gè)通用寄存器和6個(gè)狀態(tài)寄存器;同時(shí)支持除協(xié)處理器指令外的ARM和Thumb指令集(V4版本)。其次詳細(xì)介紹了ACORE數(shù)據(jù)通路設(shè)計(jì),主要包含數(shù)據(jù)輸入輸出電路、桶形移位器、ALU設(shè)計(jì)、乘法器和寄存器堆設(shè)計(jì);再次文中具體闡述了ACORE控制電路設(shè)計(jì),主要包含兩相非交疊時(shí)鐘方案、Thumb指令解壓縮、三級(jí)流水線設(shè)計(jì)、指令譯碼、PSR狀態(tài)寄存器設(shè)計(jì)、主

3、狀態(tài)機(jī)設(shè)計(jì)和異常處理。最后文中給出了測(cè)試結(jié)果。 32位RISC處理器的設(shè)計(jì)分為數(shù)據(jù)通路設(shè)計(jì)和控制邏輯電路設(shè)計(jì),文中數(shù)據(jù)通路設(shè)計(jì)采用全定制設(shè)計(jì)方法,控制邏輯電路采用Verilog硬件描述語言綜合方式實(shí)現(xiàn)。設(shè)計(jì)用DC(Design Compiler)進(jìn)行綜合、Astro進(jìn)行布局布線,建立VCS、Nanosim的聯(lián)合仿真平臺(tái)對(duì)其進(jìn)行前端原理圖仿真和后端版圖仿真。 采用SMIC 0.18um Logic 1P5M 1.8V/3.

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論