片上互連網(wǎng)絡(luò)組件設(shè)計(jì)及其驗(yàn)證研究.pdf

1、近50年來，半導(dǎo)體工藝和集成電路技術(shù)飛速發(fā)展，單個(gè)芯片集成的晶體管數(shù)量越來越多，完成的功能越來越復(fù)雜，系統(tǒng)芯片(SoC，System on Chip)的概念應(yīng)運(yùn)而生。系統(tǒng)芯片指在單一芯片上實(shí)現(xiàn)完整的系統(tǒng)級功能，主要特征為知識產(chǎn)權(quán)(IP，Intellectual Property)核重用和總線技術(shù)。隨著SoC集成度的不斷擴(kuò)大，基于總線技術(shù)的SoC設(shè)計(jì)遇到了一系列瓶頸，如吞吐量受限，功耗、面積迅速增加，全局時(shí)鐘難以同步，系統(tǒng)擴(kuò)展性受限等，這

2、大大制約了芯片規(guī)模的擴(kuò)大和性能的提高。為了克服總線結(jié)構(gòu)的不足，一些研究組織提出將片上互連網(wǎng)絡(luò)(OCIN，On-Chip Interconnection Networks)結(jié)構(gòu)應(yīng)用于SoC設(shè)計(jì)，借鑒并行計(jì)算機(jī)互連網(wǎng)絡(luò)的思想來實(shí)現(xiàn)大量lP核的互連，稱為網(wǎng)絡(luò)化芯片(NoC，Networks on Chip)。NoC采用全局異步局部同步(GALS，Globally-Asynchronous LocaIIy-Synchronous)技術(shù)，支持并行

3、通信，具有良好的擴(kuò)展性。 片上互連網(wǎng)絡(luò)一般由資源節(jié)點(diǎn)、通信節(jié)點(diǎn)和通信鏈路組成，資源節(jié)點(diǎn)完成系統(tǒng)運(yùn)算，通信節(jié)點(diǎn)實(shí)現(xiàn)資源節(jié)點(diǎn)間的通信，通信鏈路連接資源節(jié)點(diǎn)和通信節(jié)點(diǎn)。論文論述片上互連網(wǎng)絡(luò)通信節(jié)點(diǎn)的設(shè)計(jì)實(shí)現(xiàn)，研究片上互連網(wǎng)絡(luò)的仿真驗(yàn)證方法。 論文提出片上互連網(wǎng)絡(luò)路由器設(shè)計(jì)參數(shù)和設(shè)計(jì)流程。將參數(shù)融入到設(shè)計(jì)流程中，設(shè)計(jì)并實(shí)現(xiàn)了參數(shù)化路由器(PRNoC，Parameterized Router for NoC)。參數(shù)化路由器設(shè)計(jì)參數(shù)

4、分為基本參數(shù)、擴(kuò)展參數(shù)和性能約束參數(shù)，具有參數(shù)化、分布式、可測試、可擴(kuò)展的特性。實(shí)驗(yàn)結(jié)果表明，PRNoC在TSMC 0.13um標(biāo)準(zhǔn)單元工藝下，worst caSe主頻超過400MHz，占用0.25mm2硅片面積。 論文針對異質(zhì)多處理器片上互連網(wǎng)絡(luò)系統(tǒng)，設(shè)計(jì)了5類基于連接的、無丟失的網(wǎng)絡(luò)通信協(xié)議。系統(tǒng)網(wǎng)絡(luò)接口的設(shè)計(jì)依賴于資源節(jié)點(diǎn)的特性，根據(jù)資源節(jié)點(diǎn)的不同特性，論文設(shè)計(jì)實(shí)現(xiàn)了3類嘲絡(luò)接口，分別稱為主節(jié)點(diǎn)網(wǎng)絡(luò)接口，計(jì)算節(jié)點(diǎn)網(wǎng)絡(luò)接口，

5、從節(jié)點(diǎn)網(wǎng)絡(luò)接口。網(wǎng)絡(luò)接口與通信協(xié)議有機(jī)配合，極大地提高了網(wǎng)絡(luò)通信效率。實(shí)驗(yàn)結(jié)果表明，網(wǎng)絡(luò)接口在TSMC0.13um標(biāo)準(zhǔn)單元工藝下，worst case主頻超過400MHz。 在設(shè)計(jì)片上互連網(wǎng)絡(luò)通信節(jié)點(diǎn)的基礎(chǔ)上，論文提出了片上互連網(wǎng)絡(luò)的仿真驗(yàn)證方法。采用層次化仿真驗(yàn)證方案，自下而上、軟硬件協(xié)同進(jìn)行。仿真驗(yàn)證過程分為四層：基本組件仿真驗(yàn)證、鏈路層仿真驗(yàn)證、網(wǎng)絡(luò)層仿真驗(yàn)證及系統(tǒng)聯(lián)合仿真驗(yàn)證。論文在Modelsim及FPGA平臺上構(gòu)建了