2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩95頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、本課題主要是進行變頻電源軟硬件系統(tǒng)的設計,采用可編程邏輯器件FPGA做為變頻電源的主控芯片。傳統(tǒng)的微處理器如51系列單片機,由于指令功能不強,處理速度慢,乘除法指令周期過長,外圍電路數(shù)據(jù)轉(zhuǎn)換速度慢等缺點,使變頻電源的性能得不到充分的發(fā)揮,難以實現(xiàn)現(xiàn)代工業(yè)對變頻電源高精度、實時性的要求。本課題中,采用了高速度、高性能的FPGA和高頻開關管IGBT,采用了直接數(shù)字頻率合成技術(shù)(DDS)和分段同步控制方式,變頻電源的輸出波形具有高頻率、高精度

2、、畸變小、實時性以及調(diào)頻范圍寬等特點。
   本課題的硬件主要由逆變主電路系統(tǒng)和FPGA控制電路系統(tǒng)構(gòu)成,包括FPGA控制電路、三相逆變驅(qū)動電路、A/D采樣電路、互感器電路、輔助電源電路、調(diào)壓整流電路、濾波及緩沖電路等。由FPGA控制電路輸出六路PWM信號(PWM1-PWM6)來控制逆變器的IGBT通斷,通過電流電壓互感器對輸出進行反饋,再經(jīng)A/D轉(zhuǎn)換器進行采樣,傳給FPGA控制電路來調(diào)節(jié)輸出,構(gòu)成閉環(huán)控制系統(tǒng)。反饋信號一方面用

3、于調(diào)節(jié)輸出;另一方面則用于各種保護。
   本課題的軟件設計是編寫Verilog HDL代碼,利用FPGA的邏輯門、LUT單元、IP核、存儲器、時鐘(DMC)等資源,生成DDS(調(diào)制波)模塊、三角波載波模塊、三相正弦波與三角波比較模塊、刪除模塊、死區(qū)模塊、PI調(diào)節(jié)控制模塊、故障(過流/過載、過/欠壓等)檢測及保護封鎖模塊、硬件看門狗模塊、壓頻控制模塊、A/D控制模塊、互感器控制模塊、六路PWM脈沖及相關算法電路模塊,并將完善鍵盤

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論