基于FPGA的預(yù)測(cè)控制算法的實(shí)現(xiàn).pdf

1、預(yù)測(cè)控制是隨著自適應(yīng)控制的研究而發(fā)展起來(lái)的一種先進(jìn)的計(jì)算機(jī)控制算法，它基于參數(shù)模型，對(duì)過(guò)程的模型要求不高，具有柔化作用、多步預(yù)測(cè)、滾動(dòng)優(yōu)化和在線反饋校正等特征，對(duì)模型結(jié)構(gòu)偏差有較強(qiáng)的魯棒性，對(duì)存在滯后和不確定性的對(duì)象呈現(xiàn)優(yōu)良的控制性能和魯棒性，系統(tǒng)設(shè)計(jì)靈活簡(jiǎn)單方便，是當(dāng)前過(guò)程控制的發(fā)展方向之一。由于預(yù)測(cè)控制算法需要進(jìn)行大量的數(shù)據(jù)計(jì)算和處理，已投入應(yīng)用的各種預(yù)測(cè)控制系統(tǒng)都是面向輸出響應(yīng)較慢的被控制對(duì)象，F(xiàn)PGA具有很強(qiáng)的并行運(yùn)算能力，運(yùn)行

2、速度快，采用FPGA陣列處理器實(shí)現(xiàn)預(yù)測(cè)控制系統(tǒng)，能大幅提高預(yù)測(cè)控制的在線優(yōu)化速度。
　　 本文在Xilinx公司的集成開(kāi)發(fā)環(huán)境ISE9.1i中，采用硬件描述語(yǔ)言HDL編程，調(diào)用IP核等輸入方式，完成了預(yù)測(cè)控制改進(jìn)算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)。論文首先介紹了廣義預(yù)測(cè)控制算法以及改進(jìn)的算法，由于算法主要涉及矩陣相關(guān)的運(yùn)算需要進(jìn)行大量的數(shù)據(jù)計(jì)算和處理，為了減少數(shù)據(jù)計(jì)算的復(fù)雜性，從實(shí)現(xiàn)算法的控制器的硬件結(jié)構(gòu)上改進(jìn)，因此采用FPGA陣列處理器

3、實(shí)現(xiàn)預(yù)測(cè)控制系統(tǒng)。針對(duì)基于FPGA硬件實(shí)現(xiàn)的特點(diǎn)介紹了求解預(yù)測(cè)控制中逆矩陣的遞推算法，設(shè)計(jì)出了預(yù)測(cè)控制的處理器陣列結(jié)構(gòu)。在設(shè)計(jì)中采用層次化，模塊化的思想，將整個(gè)算法劃分成多個(gè)功能模塊，畫(huà)出了各模塊的流程圖。包括系統(tǒng)的總體結(jié)構(gòu)設(shè)計(jì)，基本的處理器單元的設(shè)計(jì)，遞推求逆算法的處理器陣列設(shè)計(jì)，輸出預(yù)測(cè)的處理器陣列設(shè)計(jì)，控制增量的計(jì)算，參數(shù)辨識(shí)等。最后用Modelsim仿真軟件對(duì)各模塊進(jìn)行了仿真，給出了仿真結(jié)果。
　　 設(shè)計(jì)中的各模塊均采用