基于RISC的32位微處理器關鍵技術的研究與實現(xiàn).pdf

1、隨著集成電路的迅猛發(fā)展,微處理器的設計技術對計算機產業(yè)、電子產業(yè)乃至整個信息產業(yè)的發(fā)展都有舉足輕重的作用。其中RISC(Reduced Instruction Set Computer,精簡指令集計算機)作為計算機設計策略已越來越多地應用于計算機體系結構的設計中。如今在嵌入式應用領域,對32位RISC架構的微處理器的需求持續(xù)上升。本文在對RISC關鍵技術進行研究后,設計實現(xiàn)了一款32位的RISC IP核,主要包括對指令集的設計、IP核各

2、個模塊的設計和存儲系統(tǒng)的設計。
　　本文采用對指令的最高兩位編碼來確定指令操作數(shù)的來源,并以此為依據(jù)來劃分不同類型的指令,設計的指令包括一般的ALU指令、DSP指令和系統(tǒng)控制類指令。
　　設計的IP核建立在四級流水線基礎上,包括取值、譯碼、執(zhí)行和回寫。采用哈佛結構、空指令和硬件旁路來避免流水線中的結構相關,控制相關和數(shù)據(jù)相關。設計了流水線控制模塊,根據(jù)需要給不同的流水級發(fā)“等待”和“準備”信號。為訪存指令提供了專門的接口,訪

3、存操作在流水線執(zhí)行級運行。設計了例外處理狀態(tài)機及時響應異常,為IP核內所有特殊寄存器提供了專門的訪問接口。
　　采用虛擬存儲器管理單元(MMU)來將訪存指令的虛擬地址轉換為Cache的物理地址。設計的Cache單元由控制器、數(shù)據(jù)RAM、標記RAM和緩沖器構成。Cache控制器對Cache讀寫操作進行控制,緩沖器則用來解決寫Cache時緩存和主存之間的速度差異。
　　所有的模塊都是基于Verilog-HDL語言,經(jīng)過EDA工具