基于FPGA的硬件加密卡研究與設計.pdf

1、隨著Internet的發(fā)展和網(wǎng)絡應用的日益增多,網(wǎng)絡安全問題逐漸成為人們不容忽視的一個問題,因而能很好解決網(wǎng)絡安全問題的虛擬專用網(wǎng)(VPN,Virtual Private Network)安全網(wǎng)關(guān)也成為近年來的研究熱點.但VPN安全網(wǎng)關(guān)要應用于市場,不得不面對的是日益發(fā)展的網(wǎng)絡帶寬和它自身相對較慢的網(wǎng)絡數(shù)據(jù)處理速度之間的瓶頸問題.本論文研究目的正是針對于此問題,提供一個安全、可靠、高速的VPN網(wǎng)關(guān),以適應日益增加的網(wǎng)絡帶寬的發(fā)展要求.在

2、分析研究各種相關(guān)VPN解決方案的基礎(chǔ)上,論文提出了基于網(wǎng)絡處理器IXP425和硬件高速加密卡的嵌入式網(wǎng)關(guān)的解決方案.該方案將數(shù)據(jù)加密處理任務從主處理器工作任務中分離出來,很好地解決了網(wǎng)絡交換處理和加密處理之間的矛盾,大大提高了網(wǎng)關(guān)的安全性能和處理速度.對基于PCI總線插槽的硬件高速加密卡的設計,不但解決了速度瓶頸問題,同時也可用于其他加密應用處理.論文對基于PCI總線接口的加密卡進行了硬件設計,并重點對DES/3DES等加密算法的硬件F

3、PGA實現(xiàn)進行了設計和優(yōu)化.在分析和研究算法原理的基礎(chǔ)上,結(jié)合DES/3DES加密算法的自身特征,采用多級流水線結(jié)構(gòu)設計,實現(xiàn)了加密數(shù)據(jù)的線速輸出,大大提高了性能.結(jié)合Altera公司APEX20K的FPGA產(chǎn)品結(jié)構(gòu)特征和Verilog HDL設計語言的優(yōu)勢,采用雙case語句,實現(xiàn)了很好的資源優(yōu)化.并結(jié)合FPGA硬件設計的自身功能,進行了毛刺處理等綜合優(yōu)化,使整個加密算法的實現(xiàn)速度很好地滿足了項目設計的要求,同時為整個硬件高速加密卡的