基于FPGA高分辨率短時(shí)間間隔測(cè)量的研究與實(shí)現(xiàn).pdf

1、時(shí)間間隔測(cè)量在導(dǎo)航定位、航空航天、通訊、電子儀器、天文、計(jì)量、電子技術(shù)等眾多領(lǐng)域有著廣泛的應(yīng)用。隨著這些領(lǐng)域技術(shù)的發(fā)展，對(duì)時(shí)間間隔測(cè)量的精度提出了更高的要求。
　　 本文基于脈沖計(jì)數(shù)法的基礎(chǔ)上提出了等效脈沖計(jì)數(shù)法，等效脈沖計(jì)數(shù)法的原理是通過(guò)鎖相環(huán)對(duì)原始計(jì)數(shù)時(shí)鐘信號(hào)進(jìn)行倍頻和移相后獲得n路具有固定相移的計(jì)數(shù)時(shí)鐘信號(hào)，然后用這n路計(jì)數(shù)時(shí)鐘對(duì)閘門信號(hào)進(jìn)行計(jì)數(shù)，相加后得到被測(cè)時(shí)間間隔閘門信號(hào)。然而，在等效脈沖計(jì)數(shù)法中，為了獲得這n路具有

2、固定相移的信號(hào)，往往需要幾個(gè)鎖相環(huán)才能完成。因此，為了減少鎖相環(huán)的個(gè)數(shù)，針對(duì)FPGA的內(nèi)部結(jié)構(gòu)對(duì)該方法進(jìn)行了改進(jìn)，提出了改進(jìn)等效脈沖計(jì)數(shù)法。改進(jìn)等效脈沖計(jì)數(shù)法的原理通過(guò)對(duì)時(shí)間間隔閘門信號(hào)進(jìn)行延時(shí)，得到n個(gè)延時(shí)依次相差τ的閘門信號(hào)，然后利用鎖相環(huán)對(duì)原始計(jì)數(shù)時(shí)鐘信號(hào)進(jìn)行倍頻，對(duì)各個(gè)閘門信號(hào)進(jìn)行計(jì)數(shù)，最后相加得到被測(cè)信號(hào)的時(shí)間間隔閘門信號(hào)。
　　 本文詳細(xì)的介紹了等效脈沖計(jì)數(shù)法和改進(jìn)等效脈沖計(jì)數(shù)法的軟件以及硬件實(shí)現(xiàn)。軟件實(shí)現(xiàn)主要通過(guò)硬