量子進(jìn)化算法在基于故障模擬的時序電路測試生成中的應(yīng)用.pdf

1、分類號密級UDC編號桂林電子科技大學(xué)碩士學(xué)位論文題目量子進(jìn)化算法在基于故障模擬的時序電路測試生成中的應(yīng)用（英文）（英文）TheApplicationofQuantumInspiredEvolutionaryAlgithminFaultSimulationBasedATPGofSequentialCircuits研究生姓名:范源遠(yuǎn)范源遠(yuǎn)指導(dǎo)教師姓名、職務(wù)指導(dǎo)教師姓名、職務(wù):李智李智教授教授申請學(xué)位門類:工學(xué)碩士工學(xué)碩士學(xué)科、專科、專業(yè):測

2、試計量技術(shù)及儀測試計量技術(shù)及儀器提交論文日期:2007年4月論文答辯日期:2007年6月2007年6月12日摘要量子進(jìn)化算法在基于故障模擬的時序電路量子進(jìn)化算法在基于故障模擬的時序電路測試生成中的應(yīng)用測試生成中的應(yīng)用摘要數(shù)字電路的測試生成問題是長期以來制約集成電路發(fā)展的難題，找到有效的數(shù)字電路測試生成方法具有非常重要的理論和現(xiàn)實意義。隨著電路復(fù)雜性和集成度的不斷提高，數(shù)字電路的測試已成為妨礙LSIVLSI付諸應(yīng)用的瓶頸。盡管國內(nèi)外許多學(xué)

3、者在數(shù)字電路測試生成上已做了大量的工作，時序電路的測試生成問題仍然沒有完全解決。本文采用基于故障模擬的方法，首次對量子進(jìn)化算法（QEA）在時序電路測試生成中的應(yīng)用進(jìn)行了探索。本文將量子計算中的量子位和疊加態(tài)的概念引入傳統(tǒng)的測試生成算法中，結(jié)合時序電路的特點，建立了時序電路的量子進(jìn)化算法測試生成模型。在國際標(biāo)準(zhǔn)電路iscas’89上的仿真實驗的結(jié)果表明，與基于GA的同類算法相比，該算法模型可獲得較高的故障覆蓋率和較小的測試矢量集。為了進(jìn)一