抗PVT變化的自適應(yīng)電源電壓調(diào)整電路設(shè)計.pdf_第1頁
已閱讀1頁，還剩59頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著CMOS工藝和集成電路設(shè)計的發(fā)展，集成電路的尺寸不斷縮小，PVT(Process，Voltage and Temperature)波動對集成電路的影響也越來越嚴(yán)重。而集成電路進入深亞微米后，晶體管的漏電日益嚴(yán)重，加上廣泛使用的便攜式電子設(shè)備絕大部分時間處于待機狀態(tài)。因此，研究抗PVT波動的靜態(tài)低功耗技術(shù)，具有很強的現(xiàn)實意義。PVT波動主要來源于集成電路的制造流程和電路運行的實際環(huán)境，因為PVT波動會影響集成電路的性能、穩(wěn)定性和功耗，

2、所以進行電路設(shè)計時必須考慮PVT波動。自適應(yīng)電源電壓技術(shù)是一種實時電路低功耗技術(shù)，它根據(jù)電路的PVT變化及時調(diào)整電源電壓，以保證性能和功耗要求。隨著SoC系統(tǒng)的廣泛使用，自適應(yīng)電源電壓技術(shù)面臨速度和功耗的挑戰(zhàn)。因此，自適應(yīng)電源電壓電路的設(shè)計必須綜合考慮系統(tǒng)的功能、性能和功耗要求。
　　本文的主要工作是在深入研究晶體管的漏電機制和PVT波動來源的基礎(chǔ)上，采用自適應(yīng)電源電壓技術(shù)，使用SMIC130nm工藝，設(shè)計出一種快速的、抗PVT波

3、動的自適應(yīng)電源電壓調(diào)整電路。該自適應(yīng)電源電壓調(diào)整電路總的靜態(tài)功耗為53.85uW，并能根據(jù)工藝溫度變化，迅速調(diào)整芯片的待機電源電壓，調(diào)整時間不超過30ns。將自適應(yīng)電源電壓調(diào)整技術(shù)應(yīng)用于ISCAS’85系列的Benchmark電路，通過HSPICE仿真表明，應(yīng)用這項技術(shù)，不同溫度工藝條件下電路的漏電功耗都顯著減小，最大減小幅度為96.2％；電路規(guī)模越大，漏電功耗降低幅度越大。本文提出的自適應(yīng)電源電壓調(diào)整技術(shù)能夠在很大程度上降低電路待機時

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論