可重構(gòu)計(jì)算混合系統(tǒng)中硬件部分的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著基于可重構(gòu)計(jì)算技術(shù)的FPGA器件等的快速發(fā)展和應(yīng)用，可重構(gòu)計(jì)算系統(tǒng)已成為研究領(lǐng)域和工業(yè)界關(guān)注的熱點(diǎn)。在計(jì)算密集型的高性能計(jì)算應(yīng)用領(lǐng)域，業(yè)界已經(jīng)充分認(rèn)識(shí)到可重構(gòu)計(jì)算的具有巨大潛力?？芍貥?gòu)器件集高效的計(jì)算性能，易于修改和可以反復(fù)使用等優(yōu)良的特性于一身，不僅對(duì)當(dāng)前的高性能計(jì)算領(lǐng)域有重大的影響，也迫切需要操作系統(tǒng)能夠支持動(dòng)態(tài)可重構(gòu)資源的實(shí)時(shí)混合調(diào)度，以更好地發(fā)揮其優(yōu)勢(shì)。
　　然而，在動(dòng)態(tài)可重構(gòu)系統(tǒng)中，運(yùn)行在嵌入式處理器上的軟件任務(wù)和運(yùn)

2、行在FPGA上的硬件任務(wù)作為兩個(gè)獨(dú)立的部分，缺乏統(tǒng)一的管理機(jī)制，此外，傳統(tǒng)的軟硬件對(duì)其支持的局限性也極大地限制了這種技術(shù)的普及應(yīng)用。因此能夠?qū)ι蠈佑脩籼峁┙y(tǒng)一的軟硬件編程接口就成為了迫切需要解決的問(wèn)題。針對(duì)這個(gè)問(wèn)題，本論文設(shè)計(jì)了一個(gè)硬件任務(wù)的通用模型，該模型對(duì)上層軟件提供統(tǒng)一的接口，便于上層軟件對(duì)其進(jìn)行進(jìn)一步封裝，從而給上層的用戶在系統(tǒng)開(kāi)發(fā)時(shí)提供了極大的便利。
　　負(fù)責(zé)重配置硬件任務(wù)比特流的下載器是支持可重構(gòu)計(jì)算的混合系統(tǒng)中的另一

3、個(gè)重要的組成部分。傳統(tǒng)下載器使用軟件控制整個(gè)下載過(guò)程，并且CPU必須全程參與數(shù)據(jù)的搬運(yùn)過(guò)程，效率非常低下，從而影響了整個(gè)系統(tǒng)的效率。本系統(tǒng)針對(duì)傳統(tǒng)下載器存在的問(wèn)題，對(duì)傳統(tǒng)下載器進(jìn)行了改進(jìn)。將傳統(tǒng)下載器中耗時(shí)的數(shù)據(jù)搬運(yùn)部分改由硬件DMA實(shí)現(xiàn)，從而減輕整個(gè)系統(tǒng)中CPU的負(fù)擔(dān)，使得CPU可以將更多的時(shí)間用于軟件任務(wù)的處理當(dāng)中，提高了系統(tǒng)整體的效率。
　　本論文使用硬件任務(wù)的通用模型將AES加密算法進(jìn)行了封裝，以驗(yàn)證硬件任務(wù)模型的可行性，