梯形圖并行成分提取與并行顯示方法的研究.pdf

1、梯形圖(Ladder Diagram)是IEC61131-3標(biāo)準(zhǔn)定義的五種標(biāo)準(zhǔn)編程語言之一，由于梯形圖語法簡(jiǎn)單、結(jié)構(gòu)規(guī)整以及采用圖形化的編程方式，使得其深受工控領(lǐng)域編程人員的喜愛，現(xiàn)已成為工業(yè)控制領(lǐng)域主流的控制程序設(shè)計(jì)語言。梯形圖程序以梯級(jí)為基本的組成單元，在程序運(yùn)行時(shí)，處理器按照梯級(jí)排列的先后順序依次執(zhí)行梯形圖程序的各個(gè)梯級(jí)，但這種順序執(zhí)行的方式阻礙了梯形圖程序執(zhí)行速度的提升，使得用梯形圖編寫的控制程序無法在一些對(duì)響應(yīng)速度要求較高的場(chǎng)

2、合中使用。針對(duì)這個(gè)問題，論文提出了基于 FPGA可重配置硬件結(jié)構(gòu)的梯形圖的并行化編譯方法，通過并行編譯使得梯形圖程序可以在FPGA上高速執(zhí)行，并以此實(shí)現(xiàn)梯形圖在高速領(lǐng)域的應(yīng)用。
　　論文對(duì)基于 FPGA的梯形圖并行化編譯理論做了較為深入的研究，主要工作包括以下幾個(gè)方面：
　　(1)深入分析IEC61131-3編程標(biāo)準(zhǔn)以及梯形圖語言，提出了使用頂點(diǎn)活動(dòng)網(wǎng)絡(luò)（AOV）對(duì)梯形圖進(jìn)行抽象描述的方法，并在此基礎(chǔ)上實(shí)現(xiàn)梯形圖子程序的分離

3、工作。
　　(2)論文提出了基于多輸出梯級(jí)邏輯結(jié)構(gòu)的梯級(jí)逆向拆分算法，該算法通過引入輔助梯級(jí)和臨時(shí)變量來完成多輸出梯級(jí)的高效拆分。
　　(3)分別對(duì)JMP、CALL、FOR三種指令進(jìn)行處理，將由這三種指令引發(fā)的梯級(jí)之間的控制依賴關(guān)系轉(zhuǎn)換成梯級(jí)之間的數(shù)據(jù)流依賴關(guān)系，在完全保留梯級(jí)間依賴邏輯的情況下消除梯級(jí)間的控制依賴關(guān)系，為后面的并行化工作做準(zhǔn)備。
　　(4)論文首次提出了基于依賴變量最遲讀寫周期動(dòng)態(tài)標(biāo)記的梯形圖并行化方

4、法，以查表的方式確定梯級(jí)間的并行關(guān)系，并以此來確定各個(gè)梯級(jí)的執(zhí)行周期編號(hào)，從而實(shí)現(xiàn)梯形圖程序的并行化，其中每確定一個(gè)梯級(jí)的執(zhí)行周期編號(hào)之后都會(huì)反過來在依賴變量最遲讀寫周期動(dòng)態(tài)標(biāo)記表中更新該梯級(jí)綁定變量的最遲讀寫周期，經(jīng)過該算法處理之后就實(shí)現(xiàn)了梯級(jí)的并行化。
　　(5)將并行化之后的梯形圖的各個(gè)單輸出梯級(jí)轉(zhuǎn)換成VHDL語句，然后根據(jù)各個(gè)單輸出梯級(jí)的執(zhí)行周期編號(hào)將VHDL語句組合成完整VHDL程序。
　　(6)最后是實(shí)現(xiàn)并行結(jié)構(gòu)