大范圍頻率捷變信號(hào)發(fā)生技術(shù)研究.pdf

1、頻率合成技術(shù)是現(xiàn)代電子系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)，在很大程度上決定了系統(tǒng)的工作性能。隨著數(shù)字通信、雷達(dá)、信息戰(zhàn)、電子對(duì)抗等技術(shù)的發(fā)展，跳頻由于其攜帶信息的載頻不斷變化，使破譯與干擾很難實(shí)施，因而具有保密性高、抗干擾能力強(qiáng)的優(yōu)點(diǎn)，被廣泛應(yīng)用于當(dāng)前的抗干擾通信系統(tǒng)中。頻率捷變信號(hào)發(fā)生器即快速跳頻信號(hào)發(fā)生器，是雷達(dá)、通信、電子對(duì)抗等領(lǐng)域中極為重要的測(cè)量儀器。
　　本論文以現(xiàn)代抗干擾通信為背景，“大范圍頻率跳變與復(fù)雜調(diào)制信號(hào)發(fā)生技術(shù)”項(xiàng)目為依托

2、，對(duì)頻率捷變信號(hào)發(fā)生技術(shù)進(jìn)行了深入研究，主要研究兼具傳統(tǒng)模擬調(diào)制功能的頻率捷變信號(hào)發(fā)生技術(shù)，為現(xiàn)代抗干擾通信提供多種模擬仿真信號(hào)。
　　常用的捷變頻率合成方法有直接模擬法（DS）、直接數(shù)字法（DDS）、鎖相環(huán)法（PLL）及混合法?；趯?duì)各項(xiàng)指標(biāo)要求的考慮，本文選用具有頻率切換速度快、分辨率高等優(yōu)點(diǎn)的直接數(shù)字合成（DDS）法。為實(shí)現(xiàn)更高頻譜純凈度、更高頻率精確性、更快速跳頻能力及更高可靠性，本課題采用FPGA對(duì)DDS進(jìn)行高速數(shù)字控制

3、的方法合成頻率捷變信號(hào)，頻率轉(zhuǎn)換時(shí)間可達(dá)到ns量級(jí)。通過ISE9.1軟件對(duì)FPGA內(nèi)部邏輯電路進(jìn)行設(shè)計(jì)，令FPGA對(duì)輸出信號(hào)的頻率、相位、幅度進(jìn)行高速、靈活的數(shù)字控制，實(shí)現(xiàn)不同跳頻序列的高速頻率捷變，以及FM、F M、AM形式的模擬調(diào)制。
　　實(shí)驗(yàn)結(jié)果表明，本設(shè)計(jì)合成的大范圍頻率捷變信號(hào)，跳頻帶寬300MHz、頻率捷變時(shí)間最小可達(dá)64ns、頻率分辨率小于1Hz。與同類型和其它類型頻率捷變信號(hào)發(fā)生器的輸出性能相比較，在跳頻速度與跳頻